NEDO（新エネルギー･�噞�\術総合開発機構）とLEAP（��低電圧デバイス�\術研�|組合）は、0.37Vという低い電圧で動作するSOIのMOSFETを開発(図1)、2MビットのSRAMを試作し、その動作を確認した。この成果を6月11日から�B都で開��されている2013 IEEE Symposium on VLSI Technology and Circuits（通称VLSI Symposium）で発表した。 [→��きを読む]
P. W. Yen��、��湾UMC社 CEO ��湾��2位のファウンドリ企業であるUMC。2012�Qの世�cのファウンドリ企業においてはそれまでの��2位から4位に��いた。今�Qは巻き返しを図る。来日したCEO（最高経営責任�v）のP. W. Yen��にその狙いを聞いた。 [→��きを読む]
フォトレジストでは、昨�Qまではポジ型レジストを使い、解�掬�16nm以下、LWR（線幅の��さ：line width roughness）1.3nm以下、感度10mJ/cm2以下、という数値を�uていた。解�掬戮�LWR、感度の��つのパラメータはトレードオフの関係にあるため、��つのパラメータを最適化させる��要がある(図8)。今�Qは、ネガ型レジストを使ってどこまでいけるかの実�xである。 [→��きを読む]
EUVは����を透�圓靴笋垢�X線の�k�|であるため、光学�Uにはレンズではなく反�o��を�W��する。反�o光学�Uのマスクブランクスは、W/Moの繰り返し積層構�]を採っている。ここに�L陥が入るとパターンが歪んでしまうため、無�L陥にしたい。マスク検�hは不可�Lである。 [→��きを読む]
EUVのマスク、レジスト�\術開発のコンソーシアムである、EUVL基盤開発センター（EIDEC）が最�Zの��動報告を行った(図1)。�S長13.4nmのX線を使うEUVリソグラフィでは、ASMLだけが露光����を開発しているが、EIDECは露光����以外のEUV基本�\術を�pけ�eつ。出�@は国内13社で、�L外5社も共同研�|で参加、��原��作所とレーザーテックは����開発パートナーとして参加、3�j学と�噞�\術総合研�|所も参加する�k�jコンソーシアムだ(図2)。 [→��きを読む]
ファウンドリのUMCは28nmプロセスの量����を出荷しており、その量����模拡�jを進めている中、20nmプロセスをスキップして、14nmのFINFETプロセス立ち�屬欧冒世い鮃覆辰討い襪海箸���らかにした(図1)。 [→��きを読む]
![3月同様、4月も日本��半導��・FPD���]����の好調さ��く](/assets_c/900px/130523-bbratio.png "3月同様、4月も日本��半導��・FPD���]����の好調さ��く")
日本��半導��・FPD���]����が好調さを�e��している。このほどSEAJ（日本半導�����]����協会）が発表した、4月の�p�R�Y・販売�Y・B/Bレシオのデータでは、�p�R�Yが�\え��け、先月予�[した通り、B/Bレシオは共に1.00を��え好調を維�eしている。 [→��きを読む]
EUV（Extreme Ultra Violet）リソグラフィ�\術の現�Xが��らかになった。Intelは2013�Qに14nmのトライゲートFETプロセスを導入するが、次の10nmノードでは193iとEUVのミックスになるだろうと予�Rする。これはEIDEC Symposium 2013で��らかにしたもの。 [→��きを読む]
先週、半導��後工��の�佗薀機璽咼垢覇�本最�j�}のジェイデバイスが�����v割当�\�@を行い、株主の1社であるAmkor Technology（アムコアテクノロジー）が�\�@を引き�pけたと日本経済新聞が4月27日に報じた。また、富士通がマイコンの設��開発�靆腓�Spansion（スパンション）に売却することを交渉している、と30日の日経が報じた。 [→��きを読む]
かつて、バリアブルコンデンサと�}ばれる、ラジオチューナ��の可変キャパシタがあった。空気を絶縁��として��い、向かい合わせた金�關�の片�Cだけを機械的に�v転させることで金�關�が向かい合う�C積を変え容量を変えるというもの。MEMSを使って金�關�間の�{�`を変えて可変キャパシタを実現する企業が現れた。リードスイッチ企業もMEMSで��小型にした。 [→��きを読む]
<<�iのページ 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 次のページ »
