ルネサスが3nmプロセスのクルマ��半導��を開発した理�y
ルネサスエレクトロニクスが��5世代クルマ��3nmプロセスのSoC「R-Car X5H」シリーズ（図1）を発表したが、この狙いが見えてきた。なぜ、クルマ��なのに3nmプロセスが��要か。なぜマイコンではなくSoCか。なぜAIが��要か。なぜチップレットを使うのか。なぜハイエンド����から開発するのか。�kつの答えが、�kつの言��で集約される。それは何か。 [→��きを読む]
�\術分析（半導������）
» セミコンポータルによる分析 » �\術分析 » �\術分析（半導������）
宇宙�W��とAIチップが�Tびつく、EdgeCortix SAKURA-Iが耐放�o線�咾気鮗他�
エッジでAIを�W��しようというAIチップを開発している国内のスタートアップEdgeCortix社（参考�@料1）の「SAKURA-I」が実は、宇宙環境でも使えることがわかった。先週東�Bビッグサイトで開��された2024国際�豢�宇宙�tで同社が��らかにした。���豢�宇宙局（NASA）の�_イオンやプトロンを放�oされた環境で故障しなかったのだ。 [→��きを読む]
ノイズに�咾�SerDesチップの�\術をValensが��らかに
10メートル��度なら銅線によるシリアル伝送�]度が16Gビット/秒と高�]のシリコン��SerDes（直�`から並�`変換あるいはその逆）チップがノイズ環境の厳しいクルマメーカーに採��された。それもクルマメーカー3社が採��した。チップを設��したのはイスラエルのValens Semiconductor社だ。銅線によるデータ伝送の高�]動作でもノイズに負けない。またしても光ファイバの登場はさらに�Pびるかもしれない。 [→��きを読む]
��TI、POL電源モジュールを2.3mm×3mmの�C積に小型化
Texas Instrumentsは、POL（Point of Load）と�}ばれる電源��ICとして使う、出��6Aの小型電源��パワーモジュール「MagPack」を開発、サンプル出荷を開始した。出��6AのDC-DCコンバータでさえ、�jきさは2.3mm×3mm×1.95mm（高さ）とボードに実�△垢��C積が小さい。このためボードスペースを�~効に使うことができる。 [→��きを読む]
TI、GaNとドライバICを1パッケージに集積したモジュールを����化
GaNやSiCのような高�]のパワー半導��は性�Δ陵グ明�は��確にあるものの、ノイズやオーバーシュート、アンダーシュート、リンギングなどプリント基���屬濃箸い砲�さが残る。ノイズを抑えるドライバICがカギを�曚襪海箸鬚垢任謀舛┐燭�（参考�@料1）、ドライバICとGaNパワートランジスタを集積したモジュール（図1）をTexas Instrumentsが開発した。 [→��きを読む]
新��Imagination Technologies、RISC-V CPUとGPUのIPで�M負
英国のIP（Intellectual Property）ベンダーの�kつ、Imagination Technologiesの経営陣が来日、Imaginationの変貌ぶりを伝えた。CPUはRISC-V、GPUはかつての主������POWERVRのポートフォリオをローエンドからハイエンド、さらにAシリーズからDシリーズへと進化させている。AIはCPU+GPUがカギとなる。応��もかつての主要1社から�H岐に渡る。 [→��きを読む]
Analog Devices、GaNパワーFETを�~動するシリコンICでGaN�v路設��を容易に
Analog Devicesは、GaNパワーFETのゲートをドライブするためのシリコンのドライバICを2023�Qに新����として発売していたが、このほどその背景について��らかにした。GaNパワーFETはシリコンのパワーMOSFETと比べて、絶縁耐圧が10倍高く、電子�‘暗戮�2000cm2/Vsと高く高�]動作に適している。�k�機�高�]すぎて使いにくい点もある。 [→��きを読む]
Arm、モバイルにも�~単な�收�AIを搭載できるサブシステムIPを開発
IntelやAMD、Qualcommまでがパソコン向けのAI機�ζ��鼎�SoCプロセッサを発表し、パソコンにAI機�Δ�これから入っていく時代になるが、スマートフォンのようなモバイルにもAI機�Δ�入っていく時代になりそうだ。モバイル半導��IPの覇�vArmがAI機�Δ鯏觝椶任�る新IP「Arm Compute Subsystems（CSS）for Client」を発表した。電��効率が高いことが最�jの��長となる。 [→��きを読む]
日本�擇泙譴離侫．屮譽�EdgeCortix、本格的な�收�AIチップを����化
日本�擇泙譴離侫．屮譽紅焼���スタートアップ、EdgeCortixが�收�AI��の新しい半導��チップ「SAKURA-II」をリリース（図1）、60 TOPS（Trillion Operations per Second）という高性�Δ覆�ら、��来のチップよりも消�J電��がはるかに少ない8Wだとしている。チップ設��だけではなく、モジュールやカードも��作しており、拡張性もあり4個接��で240 TOPSの性�Δ魴eつ。 [→��きを読む]
SiTime、4つのSoCに同時にクロック信�､鯀�れるICを����化
MEMSを�W��する振動子と発振�v路、クロック発�昊_を1パッケージに実�△靴織�ロックICは、小型、高性�Α�低ノイズだけではなく、クロック周りのプリント基��設��も�~易にしてくれる。MEMSベースのクロックICを�}�XけてきたSiTimeが4つのSoCを同時にクロックできる4出��のクロックIC「Chorus」を����化した。 [→��きを読む]
