図1　EdgeCortixが開発したAIチップSAKURA-IIを搭載したモジュール

2019�Q設立のEdgeCortixが�`指したのは、低コストでしかも低消�J電��の�收�AIチップを提供すること。ミッションとして、クラウドレベルに�Zい性�Δ鬟┘奪犬把鷆，掘▲┘優襯�ー効率と処理�]度を桁違いに向�屬気察�顧客の運��コストを�j幅に削��すること、としている。これまでの主要投�@家として、���_吉孝��率いるSBI Investmentと、ルネサスエレクトロニクスがいる。

2020�Qに「SAKURA-I」を開発、リリースしたが、この時はFPGAでAIアクセラレータを作り、その後専��ICとした。今�vの「SAKURA-II」が本格的な�收�AI����となる。パッケージされたICは19mm×19mmのサイズで、8GBあるいは16BGBのLPDDR4メモリを2個搭載したM.2モジュールボード（図1）で提供する。ボード����込みで�Y��10Wに収まっている。HBM（High Bandwidth Memory）ではなくLPDDR（Low Power Double Data Rate）4を��んだのはあくまでも適切なサイズでコストを下げるため。

�收�AIチップには、ソフトウエアライブラリやモデリング作りなども充実させる��要がある。しかし、充実させればさせるほどコストがかかるため、EdgeCortixはオープンソースのソフトウエアやモデルを中核に��んだ。�j��模言語モデルLLMのLlama-2や画���收�のStable Diffusionなど数�臆�パラメータ��度のオープンな�收�AIモデルをサポートしている。チャットGPTのようなGPT-3で学�{した1750億パラメータという巨�jなパラメータのAIモデルではない。

図2　EdgeCortix創業�v兼CEOのSakya Dasgupta��

チップ�屬任脇虻遒気擦討い覆��v路をオフにするとか周�S数を落とすなどの低消�J電��化の工夫は言うまでもないが、消�J電��の削��に最も効いたのは、おそらくデータフローコンピューティングに�Zいアーキテクチャを採��したからかもしれない。SambaNovaがデータセンター向けAIチップのデータフローアーキテクチャを採��して消�J電��を�j幅に��らした（参考�@料1）のに�瓦靴董◆崚�社はエッジ向けにデータフローアーキテクチャを開発した」と同社創業�v兼CEOのSakya Dasgupta��（図2）は述べている。

データフローコンピューティングを動かすためにDNA（Dynamic Neural Accelerator）と�}ぶフレキシブルでモジュラー�擬阿離縫紂璽薀襯▲�セラレータを開発、コンピュートエンジン同士の配線をリアルタイムで再構成できるアーキテクチャとなっている。ダイナミックにグループ分けすることで効率の良い並�`処理を実現できるようになった。�����D�uした�\術を使ってEdgeCortixは、DNAエンジン同士のデータパスをリアルタイムで切り��えることができるようになり、集積したメモリのバンド幅を��らすことができ、効率よく作業を実行できるという。

MERAソフトウエアスタックもDNAと共に演�Q�}順を最適化し、ニューラルネットワークにおけるタスクのスケジューリングのリソースの割り当てを最適化できるとしている。

チップの���]にはTSMCの12nmプロセスを使��した。今�vのチップでは�b理設��のRTL出��までだが、次のチップは�駘�設��（配��・配線・レイアウト）も�O社で行いたいと�T気込んでいる。

参考�@料
1. 「ニューロAIはデータフローコンピュータに乗ってくる時代になるか」、セミコンポータル、(2024/02/08)