泣惟瀾侯疥、裁廬排暗1.2MVの畝光暗譬冊房排灰覆腮獨を給倡
泣惟瀾侯疥は、尸豺墻が43pm(ピコメ〖トル)と端めて光い譬冊房排灰覆腮獨∈TEM∷を倡券、このほどメディアに給倡した(哭1)。このTEMの裁廬排暗は1.2MV(120它ボルト)と潤撅に光暗で、そのため尸豺墻が懼がり、驕丸より更い活瘟も囪弧できるようになった。 [ⅹ魯きを粕む]
禱窖尸老
» セミコンポ〖タルによる尸老 » 禱窖尸老
澎記、ついに3D-NANDフラッシュを瀾墑步、BiCSを何脫
澎記が48霖のNANDフラッシュメモリを3奉26泣からサンプル叫操すると券山した。128Gビットの瀾墑で2ビット/セル菇隴を積ち、碰家の3肌傅メモリBiCS禱窖で欄緩する。これはモノリシックにメモリセルを僥に姥み懼げる數及で、いわゆる3D-ICとは般う。 [ⅹ魯きを粕む]
Mentor Graphics、チップ、サブストレ〖ト、PCBを定拇肋紛できるツ〖ル
Mentor Graphicsは、マルチチップ箕洛に灤炳して、稱ICの眉灰デ〖タ、マルチチップを烹很したパッケ〖ジの眉灰デ〖タ、そのICパッケ〖ジを烹很するプリント芹俐答饒の眉灰デ〖タ、鏈てを定拇肋紛するためのツ〖ル、Xpedition Package Integratorを券山した。これにより、チップの眉灰からプリント芹俐饒まで票箕に肋紛できるようになる。 [ⅹ魯きを粕む]
SSDより廬いフラッシュストレ〖ジをViolin Memoryが叫操
NANDフラッシュを絡翁に蝗う、フラッシュアレイストレ〖ジがこれまでハイエンドのティア0ストレ〖ジから、1肌ストレ〖ジのティア1ストレ〖ジへと布疤鷗倡を哭ろうとしている。これはNANDフラッシュが海稿、絡翁に蝗われることを罷蹋する。これまでは廬刨(レイテンシ)を庭黎するハイエンドのティア0レベルがメイン脫龐だった。 [ⅹ魯きを粕む]
20nmの呵黎眉FPGAやSoCの久銳排蝸を猴負するデジタルDC-DCコン
你排暗、絡排萎の呵黎眉LSI羹けの排富は、海やデジタル擴告する箕洛になった。眶10mV鎳刨のわずかな排暗帽疤で、排富排暗を懼げたり布げたりするからだ。Alteraが傾箭したEnpirionは呵腮嘿步Gen10のFPGA羹け30Aの排富モジュ〖ルEM1130を券卿した。この慣暗DC-DCコンバ〖タは事誤慌屯で排萎推翁を橙磨できる。 [ⅹ魯きを粕む]
TSVを蝗った糠房メモリHMCの拒嘿がまもなく湯らかに
DRAMのデ〖タレ〖ト∈バンド升∷を1ピン碰たりDDR4の8.5擒廬いHMC∈Hybrid Memory Cube∷の車維が湯らかになった。HMCは、TSV∈Through Silicon Via∷を蝗ってDRAMチップを僥に姥み懼げる3D-ICの辦鹼で、答孟渡やデ〖タセンタ〖などに羹け久銳排蝸を懼げずに光廬拉を評るRAMメモリである。拒嘿は3奉25泣に倡號されるSPIフォ〖ラム≈3肌傅悸劉への蘋∽で湯らかになる。 [ⅹ魯きを粕む]
キ〖サイトの糠房1/fノイズ盧年達、IoTのセンサ、ジッタの刪擦にも
≈1/fノイズを盧りたい∽と蛔うエンジニアに省不。Agilent Technologiesから盧年達嬸嚏が迫惟したKeysight Technologiesの泣塑恕客、キ〖サイトˇテクノロジ〖は、你件僑花不が端めて你い1/f盧年達を倡券した。1/fノイズの囪盧できる件僑眶が20Hz笆布と你く、ホワイトノイズが貍めるノイズフロアも驕丸の-177dB2/Hzから-183dB2/Hzと布がった。 [ⅹ魯きを粕む]
まさか、クロスト〖クで馮圭させる痰俐奶慨禱窖で6Gbpsを悸沮
排姬腸馮圭、姬腸鼎棠、キャパシタンス馮圭などでチップ票晃やワイヤレス惦排などの禱窖がこれまであったが、まさかと蛔えるクロスト〖ク馮圭によるワイヤレス禱窖が判眷した(哭1)。紡劓絡池の輥拍瞄弓兜鑒が捏捌、ISSCC∈International Solid-State Circuits Conference∷2015でその銅跟拉を湯らかにした。 [ⅹ魯きを粕む]
16nm FinFETプロセスのFPGAを翁緩へ
16nm FinFETプロセスがいよいよFPGAを緘幌めに翁緩が幌まる。候鉗叫操されたIntelの糠しいプロセッサ≈Broadwell∽にも14nm FinFETプロセスが蝗われたが、欄緩供眷がパイロット欄緩供眷であり、翁緩供眷ではなかった。このほどXilinxが叫操する16nm FinFETプロセスのUltraScale+ファミリ(哭1)が翁緩チップといえそうだ。 [ⅹ魯きを粕む]
光甸なFPGAをもっと蝗いやすく、倡券キットに廟蝸するAltera、マクニカ
≈FPGAをもっと咳奪に蝗ってほしい∽。こんな丹積ちで光甸なFPGAをもっと蝗いやすい倡券ツ〖ルの捏丁にAlteraとマクニカが鼎票で艱り寥んでいる。呵絡5它LUT∈ルックアップテ〖ブル∷を積つAlteraのFPGAであるMAX10シリ〖ズのユ〖ザを橙絡するため、Alteraは蝗いやすさを前片に彌いた倡券ツ〖ルDK-DEV-10M50-Aを3奉から叫操する。 [ⅹ魯きを粕む]
<<漣のペ〖ジ 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 肌のペ〖ジ »
