» セミコンポータルによる分析 » �\術分析
「1/fノイズを�Rりたい」と思うエンジニアに福音。Agilent Technologiesから�R定�_�靆腓�独立したKeysight Technologiesの日本法人、キーサイト・テクノロジーは、低周�S雑音が極めて低い1/f�R定�_を開発した。1/fノイズの�莟Rできる周�S数が20Hz以下と低く、ホワイトノイズが��めるノイズフロアも��来の-177dB2/Hzから-183dB2/Hzと下がった。 [→��きを読む]
電磁�c�T合、磁�c共鳴、キャパシタンス�T合などでチップ同士やワイヤレス給電などの�\術がこれまであったが、まさかと思えるクロストーク�T合によるワイヤレス�\術が登場した(図1)。�葼�j学の��田忠広教�bが提案、ISSCC（International Solid-State Circuits Conference）2015でその�~効性を��らかにした。 [→��きを読む]
16nm FinFETプロセスがいよいよFPGAを�}始めに量��が始まる。昨�Q出荷されたIntelの新しいプロセッサ「Broadwell」にも14nm FinFETプロセスが使われたが、�攵妌場がパイロット�攵妌場であり、量�妌場ではなかった。このほどXilinxが出荷する16nm FinFETプロセスのUltraScale+ファミリ(図1)が量��チップといえそうだ。 [→��きを読む]
「FPGAをもっと身�Zに使ってほしい」。こんな気�eちで高級なFPGAをもっと使いやすい開発ツールの提供にAlteraとマクニカが共同で�Dり組んでいる。最�j5万LUT（ルックアップテーブル）を�eつAlteraのFPGAであるMAX10シリーズのユーザを拡�jするため、Alteraは使いやすさを念頭に��いた開発ツールDK-DEV-10M50-Aを3月から出荷する。 [→��きを読む]
小さくても�v路の�{加が�~単にできて、しかも実���C積が1.4mm角しかない。アプリケーションプロセッサやASICなど中核半導��のコンパニオンチップとして使えば、スマホやタブレットなどにおいて、実��基���C積を�\やさずに携帯デバイスの機�Δ鮗{加できる。Lattice SemiconductorのiCE40 UltraLite(図1)は「ネジ��」的に使えるロジックだ。 [→��きを読む]
ﾅ星からの電�Sが届かない屋内や地下にいても歩行�vの位��を検出する�\術が開発されつつあるが、国土交通省が東�B駅周辺でその実証実�xを行った。間もなく、その�T果が�o表される��画である。 [→��きを読む]
USBの新��格であるUSB Type-Cコネクタを使えるようにするコントローラが早くも登場した。Cypress Semiconductorが3月から量��する。この新��格を�W��するコネクタは、��来のUSBコネクタジャックの厚みを半��させ、ウルトラブックやタブレットなどに威��を発ｧする。しかも、小型ながら最�j100Wの電��を扱えるため、���]充電が可�Α� [→��きを読む]
クルマの48V化が現実味を帯びてきた。2014�Qカーエレクトロニクス�tでは、Boschが48Vの�v�撻轡好謄爐鬚劼修�に出�tしており、Infineonからは�O動�Z��MOSFETの����マーケティングと応���\術の�靆臘垢任△�Carlos Castro��(図1)がその狙いを語った。 [→��きを読む]
英Element Six社がGaN-on-Diamondの4インチウェーハをサンプル出荷した。ダイアモンドの魅��は何といっても絶縁��ながら�X�B�^が極めて低いこと。このため、高周�Sパワートランジスタにはうってつけ(参考�@料1)。�X伝導率が1600W/mKと高く、放�X性が優れているため、��来のSiCを基��とするGaNよりも性�Δ�高い。 [→��きを読む]
Imagination Technologiesは、これまで最高性�Δ鮓悗辰討い織哀薀侫�ックスIPのPowerVR 6シリーズの2倍の性�Δ鮓悗襯轡蝓璽�7を発表した。これまでのPowerVRコアでは世代ごとに20~40%のペースで性�Δ��屬欧討�たが、今�vのシリーズ7では、性�Δ��jきく向�屬靴�(図1)。加えて、セキュリティも�啣修気譴討い�。 [→��きを読む]
<<�iのページ 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 次のページ »
