![半導�����]の本格�v復期25�Q度に合わせ、工場新設が相次ぐ](/assets_c/900px/240401-newfacilities.png "半導�����]の本格�v復期25�Q度に合わせ、工場新設が相次ぐ")
工場建設の動きが相次いでいる。ソニーセミコンダクタソリューションズはタイの半導��後工��工場を完成させ、�Bセラは鹿児��と長崎に工場を�\設する。�f国のSK Hynixは�盜颪帽�場を建設すると報じられた。��菱ケミカルグループはドイツの��業拠点で半導����の�@密��浄�ξ�を5割拡�jした。研�|開発フェーズではキオクシアが研�|所を再��、�j日本印刷は2nmのフォトマスク���]プロセス開発に���}した。 [→��きを読む]
Intelは、2月に「Intel Foundry Direct Connect 2024」を開��、その�k�陝�参考�@料1）をすでに報告したが、その詳細が��らかになった。Intelは�Oらを「AI時代のシステムファウンドリ」と�}んでいるが、その中身を��確に定�Iした。現在は世�cランクで10位���Zにいるが、2030�QまでにTSMCに次ぐ��2位になる、と��言している。 [→��きを読む]
![2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC](/assets_c/900px/240328-culitho.png "2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC")
2nmプロセスでは、EUVといえどもOPC（光学的�Z接効果�T��）が��要になってくる。EUVの13.5nmという�S長ではパターンをそのまま加工できなくなってきたからだ。2nmプロセスだと複雑すぎて試行�惴軼�なアプローチはもはや使えない。���Q機�W��のリソグラフィの出番となる。NvidiaとTSMC、Synopsys、ASMLは、昨�Qエコシステムを構築したが（参考�@料1）、TSMCの量��ラインに���Q機リソを導入していることが��らかになった。 [→��きを読む]
電源アダプタの�jきさを見れば、電源��ICの実��がわかる。パソコンや電気����の電源アダプタは最新なものほど小さくなっている。�O動�Z内やデータセンターなどでも電源は、より小さくなってきている。アナログ半導��トップのTexas Instruments社は電源の小型化を�`指し、より効率を�屬欧��v路や材料などに��を入れている。このほど2�|類の小型電源ICを発表した。 [→��きを読む]
300mmウェーハプロセス���]ラインへの投�@は2023�Qには4%�\にとどまったが、2024�Qも1%�\と微�\にとどまる、とSEMIは予�Rした。ただし2025�Qには�Q率20%で成長、1165億ドル、と初めての1000億ドルを突破するという予�Rを発表した。2027�Qには1370億ドルと予�Rする。 [→��きを読む]
�櫂丱ぅ妊麩�権はIntelに�瓦靴�85億ドル（1.3兆��）の���\金を出すことをようやく��式に発表した。この���\金は、�歉���省がCHIPS & 科学法案に基づき�мqするもの。さらに連邦���Bのローンとして110億ドルを借りることも��まった。��湾のTSMCが日本に先端パッケージング工場建設を検討中という噂も流れた。 [→��きを読む]
半導��初の時価総�Y1兆ドル企業となったNvidiaの�k�jイベントであるGTC 2024が今週初めに�櫂�リフォルニア�Ε汽鵐離爾燃���され、1兆パラメータを処理するための新しいAIチップ「GB200」を��らかにした。この����は、新GPU「Blackwell」を2個とCPU「Grace」1個を集積したSiP（System in Package）。Blackwellも、2チップ構成となっており、GPU1個でも巨�jなチップとなっている。なぜ巨�jなチップが��要か。 [→��きを読む]
Armは3週間ほど�iにデータセンター��のハイエンドのCPUコア「Neoverse N3/V3」シリーズのCPUをリリースしたが、すでにクルマグレードのNeoverse V3AE IP����を提供したことを��らかにした。このIPは、ASIL-B/DやISO26262など�Z載仕様を満たし、このシリーズだけではなく、Automotive Enhancedシリーズとして、Cortex-A/R/Mなどのシリーズにも導入する（図1）。 [→��きを読む]
�i工��でも後工��でもない「中工��」と言われる先端パッケージング�\術を、つくばにあるTSMCジャパン3DICセンターが徐々に��らかにしている。またToppanがサブストレート基��の工場をシンガポールに新設する。2.5D/3D-ICなどの先端パッケージはクルマでも採��されそうだ。ASRA（�O動�Z��先端SoC�\術研�|組合）の狙いはチップレット。 [→��きを読む]
Cerebras Systems社は、4兆トランジスタを集積したウェーハスケールのAIアクセラレータチップ「WSE-3」を開発した。300mmウェーハから21cm角に切り�Dった半導��で、�i�vのWSE-2（参考�@料1）での7nmから5nmプロセスを�W��して集積度を�屬欧拭�このウェーハスケールICを組み込んだAIコンピュータ「CS-3」を64��組み込む「Condor Galaxy 3」を戦�S的パートナーであるG42と共同で開発中である。 [→��きを読む]
<<�iのページ 23 | 24 | 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 次のページ »
