» セミコンポータルによる分析 » �\術分析
�Z載向け半導��の日本�x場で�Z戦しているTexas Instruments（TI）だが、EV（電気�O動�Z）のパワートレインとなるLiイオンバッテリシステムBMSのIC����ポートフォリオの拡充を図り始めた。セルのモニターICだけではなく、バッテリシステム監��IC、さらにBMS����を管理するマイコンと周辺�v路ICにも�R��する。今�vは�屬�2����をリリースした。 [→��きを読む]
クルマ��レーダーのインテリジェント版でRF�v路と信��(gu┤)処理演�Q��のCMOS�v路をモノリシックに集積した1チップレーダー（図1）をオランダNXP Semiconductorが開発した。これまでの2チップから1チップソリューションになったことでシステムコストが下がり、リアやコーナーにも搭載可�Δ砲覆襦�これまで�Z載レーダーは�i��(sh┫)の200m〜300m先などを検出していた。 [→��きを読む]
高周�S�R定�_(d│)で定�hのあるKeysight Technologiesが、セルラー通信��格6Gのイメージを��らかにした。Hewlett-Packardをルーツに�eつ同社は、マイクロ�Sやミリ�Sの��高周�Sデバイスの�R定�_(d│)メーカーとして長�Qの実績があり、��最先端デバイスを開発してきた。�R定すべきデバイスよりも高性�Δ淵妊丱ぅ垢鮖箸錣覆韻譴弍R定できないからだ。そのKeysightが6Gに�瓦靴討匹里茲Δ淵ぅ瓠璽犬魴eつのか、その戦�Sを聞いた。 [→��きを読む]
Intelがようやくコード�@「Sapphire Rapids」のCPUを��4世代のXeonスケーラブルプロセッサとして量��にこぎつけた。4個のCPUダイをEMIB（Embedded Multi-die Interconnect Bridge）で接��したXeonスケーラブルCPUに加え、ICパッケージ内にHBMメモリを集積したXeon CPU MAXシリーズとGPU MAXシリーズ（コード�@Ponte Vecchio）も同時に発表した。 [→��きを読む]
アドバンテストが次世代IC����に向けたテスターをセミコンジャパン2022で相次いで発表した。メモリテスター「inteXcell」（図1）や、VR/ARなどのディスプレイや�Z載��高�@度ディスプライドライバICテスター向けのモジュール「LCD HP」、USB-Type CのパワーデリバリーICテスター向けモジュールなど未来志向の����向けのテスターやモジュールなどである。 [→��きを読む]
次世代の5Gやビヨンド5Gなどミリ�S�官�のRFチップの高周�S��性を�R定するネットワークアナライザが驚くほど小型になった。高周�S�R定�_(d│)で定�hのあるKeysight Technologyは、PXIモジュールベースのネットワークアナライザ「M9834A/M9837A」（図1）を発売した。sパラメータだけではなくLNAのノイズ指数や変調解析も片�}で�eてるモジュールで�R定できる。 [→��きを読む]
セミコンジャパン2022では、半導��パッケージングのブースが����の半分�Zくを��め、プロセスの�i工��だけではなく、後工��との間にある��に先端パッケージング�\術に�R�`が集まった。12月15日に開��されたAPCS（Advanced Packaging and Chiplet Summit）2022では、Intel、TSMC、AMDなどの先端パッケージへの�Dり組みが�`を引いた。 [→��きを読む]
ムーアの法�А△垢覆錣曽γ�の半導������に集積されるトランジスタの数は2�Qごとに倍�\する、という経済法�Г蓮��里泙襪海箸��瑤蕕覆ぁＨ�細化は�VまっているもののDTCOによって3次元化で集積度を高める�\術は��いているからだ。ベルギーの半導��研�|所imecは、��(j┤ng)来に�△�STCO（System Technology Co-Optimization）を提唱し、CMOSのスケーリングがさらに��く�O筋を��した。 [→��きを読む]
��Micron Technologyが1β nmプロセスノードで���]した64GビットのDDR5x-DRAMのサンプル出荷を開始した。Micronが述べる1β nmプロセスノードは、13nm以下のプロセスノードだという。12〜13nmとの見��(sh┫)もある。リソグラフィパターニングの実現には、�]浸マルチパターンニングを��いており、EUVは��いていない。���]はまず東広��工場で行う。 [→��きを読む]
IBMは、�@��CPUに代わってディープラーニング専��の学�{と推�bを行うAIチップAIU（Artificial Intelligence Unit）を開発した。画�鞠Ъ韻�ら�O��言語処理までAIのワークフローを実行し、�H数のフォーマットをサポートする専��のAIチップである。32個のプロセッサコアを�eち、5nmプロセスノードで���]されており、230億トランジスタを集積している。 [→��きを読む]
