imec、≈ム〖アの恕摟はこれからも賄まらない∽、STCOでA2坤洛まで魯く
ム〖アの恕摟、すなわち睛脫の染瞥攣瀾墑に礁姥されるトランジスタの眶は2鉗ごとに擒籠する、という沸貉恕摟は、偽まることを夢らない。腮嘿步は賄まっているもののDTCOによって3肌傅步で礁姥刨を光める禱窖は魯いているからだ。ベルギ〖の染瞥攣甫墊疥imecは、經(jīng)丸に灑えSTCO∈System Technology Co-Optimization∷を捏晶し、CMOSのスケ〖リングがさらに魯く蘋囤を績した。
哭1 imecのCEOであるLuc Van Den Hove會
ファウンドリが5nmプロセスノ〖ドといっても、そのチップ懼のどこにも5nmという腮嘿な潰恕は賂哼しない。俐升の腮嘿步の廬刨がぐっと皖ちているからだ。せいぜい12×15nm漣稿でほぼ賄まっている。そこで、俐升/俐粗持のラインスケ〖リングから、俐升ˇ俐粗持をそれほど豆くせずにFinFETのfinの眶を負らしたり、帽疤燙姥碰たりの芹俐眶を負らしたりするような燙姥スケ〖リングにシフトしている。TSMCやSamsungなどのファウンドリやIntelなどがこの禱窖を何脫するようになった。それらを賴澄に山附するなら、7nm陵碰のプロセスや5nm陵碰のプロセスというべきであろう。Intelの10nm陵碰のプロセスの數(shù)がTSMCやSamsungファウンドリの7nm陵碰プロセスよりも礁姥できるトランジスタ眶が驢い、という禍悸がある。
セミコンポ〖タルでは、すでに9奉の柴鎊嘎年FreeWebinar≈TSMC甫墊∈徊雇獲瘟1∷∽で湯らかにしたように、燙姥スケ〖リングあるいは泰刨スケ〖リングといわれる禱窖がDTCO∈Design Technology Co-Optimization∷である。ここでのDesignはレイアウト肋紛、Technologyはプロセスを罷蹋する。つまりレイアウト肋紛とプロセスを票箕に呵努步しようという禱窖である。
11奉7泣、澎疊沽惰で倡號されたimecのITF∈Imec Technology Forum∷の答拇怪遍において、imecのトップLuc Van Den Hove會∈哭1∷は、≈Moore∏s Law Will Not Stop∽∈ム〖アの恕摟はこれからも賄まらない∷という咐駝を部刨も蝗った。その付瓢蝸となる禱窖は、附哼TSMCやSamsungのファウンドリが黎眉瀾墑で蝗っているDTCOを券鷗させたSTCOである。これを蝗うことによって、2nm陵碰のプロセスから、1.4nm、1nm、そしてサブ1nm陵碰のプロセスへと渴鷗できるとした∈哭2∷。
哭2 0.2nmに陵碰するA2プロセスまでのロ〖ドマップをimecが績す 叫諾¨imec
2nmを磊るあたりから、ナノシ〖トを脫いるGAA∈Gate All Around∷やnMOSとpMOSを僥に腳ねるCFETなどの糠しいMOSトランジスタ菇隴が捏捌されている。翁緩で悸附するリソグラフィ禱窖はもちろんEUV∈Extreme Ultra Violet∷である。
裁えて芹俐禱窖が恃わる。排富ラインだけをシリコンバルクに雖め哈む菇隴を何脫したり、排富ラインだけのウェ〖ハを慨規(guī)俐とCMOSトランジスタ攙烯のウェ〖ハを磨り圭わせたりするような菇隴を何る。トランジスタ菇隴と芹俐菇隴を寥み圭わせて、2026鉗の2オングストロ〖ム∈0.2nm∷陵碰のA2プロセスノ〖ドまでのロ〖ドマップを閃いている。
濕妄弄に潰恕はもはや腮嘿步できないため、碰臉3肌傅步を渴んでいる。DTCOの塑劑は3肌傅步である。FinFETやGAA菇隴の3肌傅步だけではなく、慨規(guī)や排富芹俐も3肌傅步することで芹俐泰刨を懼げることができる。これをモノリシックに乖っているのがDTCOである。
哭3 STCOの車前 システムとプロセス∈テクノロジ〖∷との票箕呵努步でム〖アの恕摟を渴める 叫諾¨imec
海攙捏捌したSTCOは、システムを呵努步し、それに圭わせて瘋まったレイアウト肋紛とプロセスも呵努步しようというもの∈哭3∷。この緘恕はモノリシックに嘎らず、3D-ICのようなチップやウェ〖ハのスタックの眷圭にも蝗える。いずれもシステムのパ〖ティショニング∈磊り尸け侯度∷から幌まる。その稿で、2肌傅レイアウトを3肌傅レイアウトに恃構(gòu)する。潑に3D-ICでは、哭4に績すようにさまざまな怠墻をチップレットや井さなチップが芹彌された2肌傅プレ〖ンを腳ね圭わせていく。このようにして帽疤燙姥碰たりのトランジスタ眶を籠やし礁姥刨を懼げる。システムのパ〖ティショニングは、システムによって佰なるためカスタマイズする侯度となる。
哭4 2肌傅で鷗倡していた攙烯を3肌傅にして燙姥を教井 システムのパ〖ティショニングがカギとなる 叫諾¨imec
デ〖タセンタ〖やHPC∈High Performance Computing∷のような光拉墻コンピュ〖タに蝗う脫龐では、2肌傅と3肌傅が寒じり圭う∈哭5∷。3D-ICではチップ∈ダイ∷の嘲に叫ている芹俐ピッチの腮嘿步がカギとなる。これまでのハンダボ〖ルだとハンダのふくらみが欄じるため、30µm升が嘎刨になる。そこで玻に四らまないCu∈萍∷ピラ〖に恃構(gòu)することになる。IMECは海攙Cuピラ〖による7µmピッチの芹俐を績した。
哭5 儡魯するハンダボ〖ルに洛わりCuピラ〖で儡魯し腮嘿芹俐ピッチに灤炳 叫諾¨imec
3D-ICでは棱湯しやすいが、モノリシックに礁姥する眷圭でも票屯、2肌傅から3肌傅へと恃垂するが、システムとして雇える眷圭はこれだけではない。久銳排蝸を布げるために潑に企つのことに廟謄する。ダ〖クシリコンと、インフラ攙烯である。ダ〖クシリコンとは、あまり瓢侯していないロジック攙烯のことで、インフラ攙烯とは、コンピュ〖ティングには簇涂しない攙烯のことで、澀妥呵井嘎にとどめるように呵努步する。
チップレットをつなぐためのオ〖プンなアライアンスがAIB∈Advanced Interface Bus∷やUCIe∈Universal Chiplet Interconnect Express∷すでに叫丸ている。それらはインタ〖フェイスのバス慌屯であったり、慨規(guī)のプロトコルの篩潔步であったりするが、imecとしてもバンプの光さや升などのサイズをはじめとして濕妄弄なインタ〖フェイスの篩潔步に艱り寥んでいる。票箕にこれらのコンソ〖シアムとも定蝸していく。
徊雇獲瘟
1. ≈瓢茶TSMC甫墊×柴鎊嘎年Free Webinar∽、セミコンポ〖タル (2022/10/04)
