PoPこそベストソリューション、TSVの時代は当分来ない、テセラのPoP戦�S
�櫂謄�ノロジーライセンス会社のテセラは、今後もPoP（パッケージオンパッケージ）が携帯機�_向けアプリケーションプロセサとメモリーの3次元実�▲僖奪院璽犬亮舂�になるとし、そのための薄型化�\術とフリップチップがしばらくは��くと見ている。TSVを使う3D実�△歪礇灰好伐修離瓮匹�いまだに見えず、主流にはなりえないだろうとし、PoPビジネスに�R��している。 [→��きを読む]
�\術分析
» セミコンポータルによる分析 » �\術分析
アルバック、TSVコストを削��するターンキーソリューション����を発売
アルバックが3次元実���\術であるTSV（through silicon via）プロセスを穴あけからメタル�mめ込みまでターンキーで行う���]����を開発、セミコンジャパンで発表する。ターンキーソリューションの最�jのメリットは、リソグラフィとウェーハ薄型加工を除く工��の����コストが4割も��ること。スループットも高くなるとしている。 [→��きを読む]
ザイリンクスがハイエンドのFPGA、Virtex-7HTで28Gbpsの伝送実�xに成功
�櫂競ぅ螢鵐�スは、ハイエンドのFPGAであるVirtex-7 HTを使い、28Gbpsという、��高�]のシリアルトランシーバの性�Δ鮗他擇靴拭�1チップでこのような高�]のシリアルトランシーバは、これからのインターネットのトラフィック�\�jに�官�した、100〜400Gbpsのバックボーン通信システムを実現するために��要となる。 [→��きを読む]
ルネサスがローエンド�x場向け統合マイコンを発表、11�Q度��までに700���|
ルネサスエレクトロニクスが8/16ビットマイクロコントローラ（マイコン）の統�kアーキテクチャであるRL78ファミリを発表、2011�Q度�i半に350���|を発売するとして2011�Q度��までに700���|を発売する。統合後わずか1�Qで統�kアーキテクチャのマイコンを立ち�屬欧襪海箸砲覆襦� [→��きを読む]
アーム社が��実に�x場を拡�jするため��つの新����をARM Forum 2010で発表
最�j�}のIPベンダーである英国のアーム社はARM Forum 2010を11月11日に開��、新����を��つ発表した。このうちハイエンドのグラフィックスIPであるMali-T604グラフィックスプロセッサに関しては記�v会見を開いたため、すでに報�Oしたメディアもある。実際に「今�v発表した新����は��つある」（同社COOのGraham Budd��）。 [→��きを読む]
日立��作所が現行の6倍相当の記�{密度を読み書きできるHDD磁気ヘッドを開発
NEDO（新エネルギー・�噞�\術総合開発機構）が推進するプロジェクト「��高密度ナノビット磁気記�{�\術の開発」のもとで、日立��作所は、3.3Tビット/平��inchという現行の6倍高密度のHDDを読みとるための磁気ヘッド�\術を開発した。 [→��きを読む]
メンターグラフィックス、�X設��のボトルネックを表��するCAEツールを発表
��EDAツールメーカーのメンターグラフィックス社は、プリント配線基��や半導��実��基��の�X解析する場合に�X流のボトルネックを発見し、�X�B�^を下げるためのショートカット�敢�も�]てる、という使い�M�}のよい�X解析シミュレーションツールを開発した。これまでの�X解析ソフトは�X分布を求め、可��化するだけだったが、今�vのソフトは�敢�までも�h価できるというもの。 [→��きを読む]
スマートファブリック、スマートテキスタイルを狙った欧��PASTA��画がスタート
欧�Δ�FP7（��7次フレームワーク��画）として、�j�C積のテキスタイルに半導��チップを�mめ込む応��を狙ったPASTA（Integrating Platform for Advanced Smart Textile Applications）��画がIMECを中心にスタートした。欧�Δ任魯好沺璽肇謄�スタイルとか、スマートファブリックとかチップを繊維に�mめ込む「賢い衣�K」の研�|が進んでいる。 [→��きを読む]
新しい形のコラボレーションを模索するアルバニーのナノテクセンター
�盜颯縫紂璽茵璽��xから300kmほど�`れた���陲猟�、ニューヨーク�Ε▲襯丱法爾砲△襯縫紂璽茵璽��ξ��j学ナノテクセンターCNSEの実��が��らかになった。これは、東�B新�Uで開��された、国際半導���攵��\術シンポジウムISSM（International Symposium on Semiconductor Manufacturing）2010の中で、同�jの平����教�bが基調講演で述べたもの。 [→��きを読む]
TSVの商��化を早める平�C配���}法によりFPGAの集積度を�屬欧襯競ぅ螢鵐�ス
�櫂競ぅ螢鵐�ス社は、シリコンインターポーザ�\術を使い、FPGAチップを複数つなぐ新しい高集積化�\術を開発したと発表した。3D IC��の�\術であるTSV（through silicon via）を使いながら3次元にチップを積み�_ねるのではなく、2次元に配��する。�eに積むとTSVホールの配��の�U限やインターポーザにおける配線設��の�O�y度が��なわれるため、現段階では�k�陲離ぅ瓮献磧爾鮟�いて����化されていない。 [→��きを読む]
<<�iのページ 64 | 65 | 66 | 67 | 68 | 69 | 70 | 71 | 72 | 73 次のページ »
