図1　PoPの基本構�]　出�Z：Tessera社

PoPが��躍できるのは��に携帯機�_だ。アプリケーションプロセッサとメモリーを�eに積む構�]では、プリント基��スペースを�I約でき、信�･僖垢��]くなるため性�Δ��屬�り消�J電��が下がる。しかも3次元のTSVと比べ、コストは�Wい。性�Α�消�J電��だけでみると確かにTSVの�気�優れている。しかし、ウェーハ同士でスルーホールをつなげてしまうため、歩�里泙蠅漏亮造僕遒舛�。不良��も�k緒に接��処理してしまうためだ。これに�瓦靴�PoPは、良��チップだけを実�△任�るため歩�里泙蠅��jきく落ちることはない。このため�Wい、と同社先端パッケージ�\術担当副社長のフィル・ダンバーグ（Phil Damberg）��は言う。

ダンバーグ��は、2013�QまでにPoPパッケージ����は5億個/�Qに達すると見ている。これらのメリットだけではなく、今後のプロセッサがますますマルチコア化してバンド幅が広がり、ピン数がますます�\加する��向にあることもPoPパッケージを加�]させることになるとしている。現�Xにおいても、スマートフォンのアプリケーションプロセッサとメモリーとの1パッケージ搭載にも使われており、今後のスマートフォン、薄型デジカメ、ネットブックのようなモバイルPCにもさらに入り込んでいく。

そのドライバとなるのが、携帯機�_におけるHD（high definition）化だ。フルHD（1080p）を30フレーム/秒でエンコーディング、デコーディングするとなると、高�]のDDR3などのDRAMを2チャンネルで使うようになる、とダンバーグ��は見ている。2〜3コアのマルチコアプロセッサによってメモリーバンド幅は広がり、アプリケーションプロセッサの�Qコアが�Q高�]DRAMをアクセスすることでスピードを�屬欧襪茲Δ砲覆襪函▲廛蹈札奪気肇瓮皀蝓爾鬚任�るだけ�Zづけ、性�Α�消�J電��を改��できる。こういったPoPパッケージには、ストレージやプログラムメモリーとしてのNANDやNORフラッシュも同時に搭載する。

図2　�Hピン化と3次元実��化はPoPがけん引　出�Z：Tessera社

PoPの�Hピン化が要求されるようになると、フリップチップで実�△垢襪茲Δ砲覆襪�、はんだボールは�a度サイクルなどの応��を吸収するという役割がある。このためはんだボールを使うPoPは�Hピン化に�瓦靴討矣~�Wではあるが、端子ピッチの微細化には�官�しにくくなる。というのは、はんだボール同士がくっつきやすくなるためだ。もちろん、ワイヤーボンドは、周辺�C積が�jきくなり�Hピン化には向かない。

そこで、テセラが�eっている�\術としてμPILR（マイクロピラーと発音）が登場する。これは狭いピッチで基���屬防抻��决Xの細い銅のピラー（��柱）を形成する�\術だ。そのCuピラーの�屬�BGAやCSPのはんだボールが乗っかる形になる。はんだボールはピラーの形�Xに�pってくっつくため横�妓�には広がらない。このため微細化に向く。μPILR�\術を使ったフリップチップのPoPの���Cは下の図のようになる。

図3　μPILR�\術を使ったフリップチップのPoPパッケージ���C　出�Z：Tessera社

TSVのようにCuだけでチップ同士を接��する場合には「信頼性の問��がある」（ダンバーグ��）。この先Low-k絶縁膜がロジックやDRAMにも使われるようになると、さらに機械的に弱いため信頼性問��は厳しくなる。この点、はんだボールとμPILR�\術ははんだが応��を吸収するため、Low-k絶縁膜に�jきな��は加わらなくて済むようになる。ここでもPoPはTSVよりも�~�Wだ。

図4　�a度サイクルやエレクトロマイグレーションにμPILR�\術は�咾ぁ―儘Z：Tessera社

TSVはもっと先に来ると同��は見ており、実��化されるためにはコスト高だけではなく信頼性についても解��しなければならないとする。Cuをビアに�mめ込むとその�a度サイクル試�xなどでクラックやハガレの問��がある。シリコンとCuとの�X膨張係数の差が�jきいためである。もちろん、性�ε�にはPoPよりも良いため、実��化にはまずハイエンドサーバーをはじめ高価な応��分野から始まるのではないかと、ダンバーグ��は見ている。