�劜や企業同士の連携などコラボの��向は�咾泙�
企業と�j学の連携、企業同士の連携などエコシステムを構成して次世代�\術の開発に�Dり組む�e勢が�z��になっている。東���jと東工�jがデンソーをはじめとする企業とアニーリングモデルの量子コンピュータを共�~して使い、�O動運転でIntelが欧���O動�Zメーカーと共同開発、NECと横�p国�jがAIで莂鼎�りなどの動きがある。 [→��きを読む]
セミコンポータルによる分析
3D-NANDフラッシュは96層・4ビット/セルの時代に
東��メモリとWestern Digitalは、3D-NAND構�]で96層、しかも4ビット/セルというNANDフラッシュメモリを開発（参考�@料1、2）した。1.33Tビット��を東��は9月からサンプルを提供し、WDはすでにサンプル出荷中である。このメモリは東��メモリの四日�x工場で共同開発・�攵�されたもの。 [→��きを読む]
半導��ベンチャーへの投�@が��に��発に、シリコンバレーの�j変化
シリコンバレーで�jきな地殻変動が��きている。このカリフォルニアでも日本と同様、半導��ベンチャーが�擇泙譴砲�くなってきており、�j�}は�A収を繰り返し、業�c再��を進めていた。ところがこの��2四半期になって、半導��ベンチャーへの投�@が����に�Pびてきたのである(図1)。 [→��きを読む]
MaximはADASセンサ向けPMICを4�|類リリース
日本のクルマ�x場へ参入する�盜馮焼���が�\えているが(参考�@料1、2)、ADAS向けのパワーマネジメントに��化したICをMaxim Integratedが4�|類発売した。��て�O動�Z����を狙った����で、中には同軸ケーブルに電源を載せるPower-over-Coax機�Δ�����もある。カメラ��、レーダー��、さらには電源保護�v路ICもある。 [→��きを読む]
さまざまな企業や団��とコラボするエコシステムがあちらこちらに
もはや企業1社では効率よく新����や新�\術、新サービスを�擇濬个垢海箸��Mしくなってきた。Intelのe-ASIC、BroadcomのCA Technologiesの�A収をはじめ、パートナーシップや共同開発などエコシステムをうまく�W��するビジネスの発表が�Hい1週間だった。 [→��きを読む]
CMOSを含めたセンサフュージョンでADAS�x場を�啣修垢�ON Semi
クルマ��CMOSイメージセンサでトップを行くON Semiconductor。��社売�幢Yの32%が�O動�Z向けであり、�O動�Z��半導��では、トップのNXP semiconductorのシェア11%に比べON Semiのシェアは4%だが、7位の地位を��めている。そして2017�Qの�Z載半導��売�幢Yの22%がCMOSイメージセンサである。クルマのCMOSセンサ�x場はまだ小さいため、ソニーが本格参入すると��が立たなくなるとみるアナリストもいる。本当だろうか。 [→��きを読む]
Xilinx、�O動運転向けたSoCのロードマップを��らかに
Xilinxが�O動�Zエレクトロニクスにじわじわと乗り出している。2014�Qはまだ14社の29モデルにしか入り込めなかったが、2017�Qには26社96モデルに広げ、2018�Qは29社111モデルに食い込めると見込んでいる。FPGAといったハードウエア専���v路を作るデバイスの最�jの��長はコンピューティング�ξ�であり、�O動運転の����認識に威��を発ｧする。3月に発表した新アーキテクチャACAPの詳細をこのほど��らかにした。 [→��きを読む]
半導�����]����、今�Qも2桁成長、とSEMI予�R
![半導�����]����、今�Qも2桁成長、とSEMI予�R](/assets_c/900px/180710-semimarket.png "半導�����]����、今�Qも2桁成長、とSEMI予�R")
半導�����]����は2018�Qもプラス成長で、�i�Q比10.8%�\の627億ドルになりそうだ、とSEMIが予�Rを発表した。2017�Qに�垉邵嚢發�566億ドルを記�{した半導�����]�����x場は、今�Q、さらに来�Qもプラス成長になるとSEMIは見ている。 [→��きを読む]
IoTが定��、データ分析サービス、新型センサ、新応��など��出
応��までも含めたIoTシステムが定��してきた。すでに実績を�eつ企業がデータ分析システムを�k般販売する、新しいサービスに向いたセンサを開発する、微小なセンサ信�､鯆礇離ぅ困濃\幅するアンプを発売する、などIoTシステムを使える環境が�Dってきた。 [→��きを読む]
AIの積和演�Qに小さなDSPを数��個並べたIPコアが��々登場
デ��ープラーニングのニューラルネットワーク行�`演�Qに��並�`DSP�v路を�W��するIPがCEVAに��き、Flex Logixからも出てきた。エッジAIチップに集積するためのIPコアである。ニューラルネットの演�Qでは8ビットや16ビットのように小さな積和演�Q（MAC）が適しているため、小さなDSPを�j量に集積している。 [→��きを読む]
<<�iのページ 144 | 145 | 146 | 147 | 148 | 149 | 150 | 151 | 152 | 153 次のページ »
