図1　Intel VPでXeon����担当ジェネラルマネージャー兼データセンターグループのマーケティング担当のLisa Spelman��　�}に�eっているのがOptaneパーシステントメモリ

パーシステント（Persistent）とは「�P��的な」という�T味であり、DRAMとは違って電源を切っても記憶内容は消えずに保�eされる。Intel社のVPでXeon����担当ジェネラルマネージャー兼データセンターグループのマーケティング担当Lisa Spelman��（図1）によると、25�Qの��命はあると言う。3D-Xpointメモリは、不ｧ発性メモリながら、高�]でRAM的な動作ができるようだ。半導��ストレージのSSDだとデータを読み出す場合のレイテンシが極めて�j(lu┛)きく、システム動作が��れてしまうが、ここにパーシステントメモリを��くことでレイテンシを最小に抑え、DRAMに�Zい�]度を提供する（参考�@料1）。

このOptaneパーシステントメモリの限定顧客への出荷は今�Qの後半、�k般�x場での入�}は2019�Qになる見込みである。幅広いソフトウエア開発をすぐに始めるため、Intelはソフトウエア開発�vに向け、Optaneパーシステントメモリを�△┐織轡好謄爐縫螢癲璽箸妊▲�セスできるようにするという。Intel Builders Construction Zoneを通してソフト開発とテストが可�Δ砲覆襦�

このOptane パーシステントメモリの��長は高密度であり、PCIeバス�屬妊好肇譟璽犬�らデータをアクセスする場合のレイテンシ(����)ペナルティを�pけなくて済むようになる。開発�vがソフトウエアを適切になるように調�Dすると、この新型メモリは低コストで�j(lu┛)容量のインメモリデータベースソリューションが�uられるように設��されている。DRAMメモリモジュールのようにCPU当たり3Tバイト以�屬離轡好謄爛瓮皀蠅乏板イ垢襪海箸砲茲辰董▲灰鵐團紂璽織轡好謄爐離┘鵐疋罅璽兇呂海凌祁織瓮皀蠅鮖箸┐仄��Q負荷を最適化できるようになる。つまり、�j(lu┛)きなデータ量をプロセッサに�Zづけることによって、システムストレージに�Zいデータをフェッチする時間��れを最小にできるからだとしている。

Intelは、このOptaneメモリを、CPUから最も�ZいDRAMやHBM-2のすぐ後に��くことで、�屬暴劼戮燭茲Δ淵譽ぅ謄鵐靴鮑脳�にでき、システムを高�]化できるとする。さらにこれまではDRAMのストレージとしてSSDが位��していたが、このOptaneパーシステントメモリとSSDとの間にOptane SSDを��くという構成を提案している（図2）。

図2　Intelが提案する新しいメモリとストレージの構成　DRAMとSSDとの間をOptaneパーシステントメモリとOptane SSDが�mめ、さらにSSDとHDDやテープのストレージの間を3D-NANDのSSDが�mめる　出�Z：Intel

この構成では、Optaneパーシステントメモリがメモリの�j(lu┛)容量化を��い、Optane SSDがSSDの�]度を改��する。3D-NAND構成のSSDは高密度ではあるが、�]度はSSDよりも��いため、HDDとの間の�]度差を�mめることができるようになる。Intelの3D-NANDのSSDは、4ビット/セル構成で、96層のNANDフラッシュを��いるもので(参考�@料2)、�]度としては��来の平�CNANDや1ビット/セル��(sh┫)式よりは��くなる。このため、SSDとHDDなどのストレージとして位����けている。

Optaneはパーシステント、SSDとも同じ3D-Xpointメモリセル構�]を��いながら、パーシステントメモリとSSDでどのようにして�]度差や容量差を実現しているのか、Intelは��らかにしていない。

参考�@料
1. Reimaging the Data Center Memory and Storage Hierarchy (2018/05/30)
2. Intel/MicronがNAND関係を再�啣宗�4ビット/セルの64層を����認定 (2018/05/23)