» セミコンポータルによる分析 » �\術分析 » �\術分析（プロセス）
TSMCが東�BでTSMC 2025 Japan OIP（Open Innovation Platform）Ecosystem Forumを開��、この3�Q間AIによってOIPは成長した、とTSMCジャパンの小野寺��社長（図1）が述べた。AIがあらゆるデバイスに入り新しい応��を�擇犹�代に入ったことを印����けた。AI時代ではコンピュータ�ξ�をもっと欲しいという要求が高まり、さらに高集積になるSoC設��が�Mしくなってきた。 [→��きを読む]
Micron Technologyが1γnmノードのDDR5DRAMをサンプル出荷した。1γnmというサイズは10nmクラスのようで、EUV����の導入が��須になる。Micronの微細な�\術によって、スピードは現世代の1βnmノードのDRAMと比べ、8Gbpsから9.2Gbpsと高�]になり、消�J電��は20%削��され、集積度は30%�屬欧襪海箸�できる(図1)。 [→��きを読む]
AIコンピューティングパワーがけん引し、プロセスノードの微細化は早まっている、とTSMCシニアバイスプレジデント兼副共同最高業��執行責任�vのKevin Zhang��が述べた。これは6月28日に横�pでTSMC Technology Symposium Japanを開��した際、メディア向け�\術説��会で述べたもの。 [→��きを読む]
![2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC](/assets_c/900px/240328-culitho.png "2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC")
2nmプロセスでは、EUVといえどもOPC（光学的�Z接効果�T��）が��要になってくる。EUVの13.5nmという�S長ではパターンをそのまま加工できなくなってきたからだ。2nmプロセスだと��雑すぎて試行�惴軼�なアプローチはもはや使えない。���Q機�W��のリソグラフィの出番となる。NvidiaとTSMC、Synopsys、ASMLは、昨�Qエコシステムを構築したが（参考�@料1）、TSMCの量��ラインに���Q機リソを導入していることが��らかになった。 [→��きを読む]
Micron、Samsungが3D-IC�\術を使ったDRAMメモリであるHBM3Eを相次いで����化した（図1）。HBMメモリは�j容量のメモリを�k度に�j量に並�`読み出しできるデバイスであり、AIチップやSoCプロセッサと�k緒に使われる。SK hynixがこれまでHBM1や2、3のメモリ����に��を入れてきたが、コストがかかるため他社はあまり��を入れてこなかった。 [→��きを読む]
Si基���屬�Ge層を�]時間で�W価に作��する�桔，鯏賤離▲襯潺縫Ε爐�開発した。Ge層の厚さを�O�yに変えられるだけではなく、ストイキオメトリ（化学組成）も�U御できる。今のところ高価なGaAs�U半導��向けの基��としての�Oを提案している。�W価な�陵枦澱咾�Siフォトニクス、スピントロニクスなどの基��材料への応��を狙っている。 [→��きを読む]
フラッシュメモリの国際会議であるFlash Memory Summit 2023において、Most Innovative Flash Memory startup�靆腓悩罵ソ┥泙魃儿颪離好拭璽肇▲奪�Quinas Technologyが�p賞した（図1）。この新型メモリは量子��学的な井戸型ポテンシャルの共鳴トンネル現��を�W��して電荷を出し入れする�擬阿離妊丱ぅ�。Quinasは英ランカスター�j学の発��を��業化する企業。 [→��きを読む]
TSMCは�O動�Z向けの半導��チップに関してもADAS（先進ドライバー�мqシステム）や�O動運転向けなどの演�Q主��のSoCプロセッサ向けに、そして最先端の3nmプロセスノードの�\術「N3AE」を�O動�ZおよびHPC（High Performance Computing）向けに、2024�Qに提供する。さらに高周�S無線�\術でも6nmノードを導入する。同社ビジネス開発担当シニアVPのKevin Zhang��（図1）が語った。 [→��きを読む]
�S長13.5nmのEUV（Extreme Ultra Violet）リソグラフィでもダブルパターニングが導入され始めた。ただし、解�掬戮�30nmまでしか�uられないため、位��合わせが�Mしい。Applied Materialsは、最小のパターン幅を�W定に形成するパターンシェイピング�\術を導入する����「Centura Sculpta」を開発した。これを使えばダブルパターニングと同等な�∨，��W定に形成できる。 [→��きを読む]
プロセスノード2nm以�Tの次世代半導��チップ���]に�Lかせない、���Q機リソグラフィ（Computational Lithography）のエコシステムをTSMCとNvidia、ASML、Synopsysが設立した。3nmノードの実チップ�屬任虜脳��∨，�13nm��までやってきて、�S長13.5nmのEUVリソでもOPC（光�Z接効果����）の導入が�Lかせなくなってきた。���Q機リソはそのための�\術である。 [→��きを読む]
