AMAT、3D構�]のFinFET、NANDフラッシュに向け新CMPとCVDを発表
![AMAT、3D構�]のFinFET、NANDフラッシュに向け新CMPとCVDを発表](/assets_c/900px/140715-amat.png "AMAT、3D構�]のFinFET、NANDフラッシュに向け新CMPとCVDを発表")
Applied Materialsは、ロジック向けのFinFETプロセス、メモリ向けの3D NANDフラッシュプロセスという�j(lu┛)きな二つの3次元構�](図1)を実現するためのプロセス����： CMP（化学的機械的研磨）とCVD（化学的気相成長）の新����を発表した。 [→��きを読む]
�\術分析（���]・検�h����）
» セミコンポータルによる分析 » �\術分析 » �\術分析（���]・検�h����）
EUVリソグラフィ光源、100Wが�o��内に
EUVリソグラフィ光源メーカーのギガフォトンは、最�j(lu┛)出��92WというLPP（レーザー�收�プラズマ）光源試作機を開発した。��来のLPP光源は43Wだったため、2倍以�屬離僖錙爾鰓uたことになる。 [→��きを読む]
日本NI、iPadで操作する総合�R定�_を発売
AppleのiPadやWindowsパソコンで、設定やデータ解析ができるワイヤレス�R定�_、VirtualBenchを日本National Instrumentsが発売した。このワイヤレス�R定�_には、サンプリング周�S数1GHzのオシロスコープとファンクションジェネレータ、デジタルマルチメータ（DMM）、プログラマブル電源、デジタルI/Oの5�|類の機�Δ鯏觝椶靴討い襦� [→��きを読む]
ノリタケ、�X膨張率を下げたCuペーストをNEDOプロジェクトで開発
ノリタケカンパニーリミテドは、NEDOの�мqを�pけた「低炭素社会を実現する新材料パワー半導��プロジェクト」において、ファインセラミックス�\術研�|組合の�k�^として、�a度サイクル試�xに�咾�Cuペーストを開発した。-40〜+250℃を1000�vクリアしている。 [→��きを読む]
Mentor、パワー半導��のオンオフ試�xを1/10に�]縮するテスターを開発
![Mentor、パワー半導��のオンオフ試�xを1/10に�]縮するテスターを開発](/assets_c/900px/140514-mentor.png "Mentor、パワー半導��のオンオフ試�xを1/10に�]縮するテスターを開発")
パワー半導��の故障モードには、金���霾�のクラックやはがれ、溶融ショートなど、デジタルや�@��アナログなどとは異なることが�Hい。数A以�屬鯲�すパワー半導��では�Xによる故障がよくある。EDAだけではなく組み込み�Uやパワー分野にも�}を広げているMentor Graphicsがパワー半導��の信頼性を�h価する����(図1)を発売した。 [→��きを読む]
日本NI、フレキシブルな�R定�_で半導���x場へ本格参入
ソフトウエアでフレキシブルに機�Δ箴鴕Pを変えられる仕組みが�}�rりだ。通信モデムのハードウエアはそのままにして、ソフトウエアを変えるだけで�Q�|の通信変調��(sh┫)式に変えられるソフトウエア無線（software-defined radio）をはじめ、SDN（software-defined network）が登場した（参考�@料1)が、さらに�R定�_の世�cでもSoftware-defined test systemが出てきた。 [→��きを読む]
�H機�Σ宗∧９膕戎覆牘R定�_
�R定�_の世�cでも半導��ICと同様、�H機�Σ修�進んでいる。オシロスコープとスペクトラムアナライザを搭載した�R定�_はこれまでもあるが、Tektronixはこれらに加えロジックアナライザと任�T�S形のファンクションジェネレータ、プロトコルアナライザ、DVM（デジタル電圧��）の機�Δ鯏觝椶靴娠R定�_MDO3000シリーズを発売した。Agilent Technologiesはジッター印加、ディエンファシス、�q害信��(gu┤)源、クロック�ﾇ槹_、CDR、イコライザなどを搭載したビット誤り率�R定�_M8000シリーズを発売した。 [→��きを読む]
アドバンテスト、プラットフォーム戦�Sを推進、ハンドラやモジュールに��長
アドバンテストは、テストヘッドを除く�霾�を共通化したテストプラットフォームT2000を基本とするビジネス戦�Sを進めており、このセミコンジャパンでもT2000に接��するためのテストハンドラやモジュールを��々発表した。ハンドラやモジュールで��長を�eたせている。 [→��きを読む]
東��S&S、アナログICのテスト時間を1/143に�]縮、NIのツールが威��を発ｧ
![東��S&S、アナログICのテスト時間を1/143に�]縮、NIのツールが威��を発ｧ](/assets_c/900px/131112-toshibani.png "東��S&S、アナログICのテスト時間を1/143に�]縮、NIのツールが威��を発ｧ")
アナログやミクストシグナルICなどの試作�h価は�}間がかかり、設��するたびにテストプログラムを作らなければならない。さまざまなテスト条�P作成をはじめ�T構な時間がかかる。少しでも�O動化してプログラムを再�W(w┌ng)��できれば、次のデバイス�h価の時間を�]縮できる。東��は、National Instrumentsのハードとソフトを初めて使ってテスト時間を1/143以下に�]縮したという��例を発表した。 [→��きを読む]
Keithley、タッチパネル��(sh┫)式の複合DC�R定�_SMUを発売
絶縁��や半導��pn接合の微小なリーク電流�R定�_で定�hのあるKeithley Instrumentsが、使い�M�}を格段に向�屬気察⊆��R時間を�j(lu┛)幅に�]縮した�R定�_SMU（Source Measurement Unit）を61万��で発売した。SMUは電圧源、電流源を内�鼎轡�ーブトレーサやデジタルマルチメータの機�Δ魴eつDC�R定�_。同社がTektronixと経営統合し、シナジー効果を発ｧした����だ。 [→��きを読む]
