図1　1��に六つの機�Δ鯏觝椶垢�Tektronixの�R定�_(d│)

Tektronixは、六つの機�Δ鯏觝椶靴燭海留R定�_(d│)(図1)を、ミックスド・ドメイン・オシロスコープと�}ぶ。開発した理�y(t┓ng)は二つの問��を解��するため。�kつは、顧客が電子�v路の出来�差腓鬟船Д奪�するのにオシロやスペアナだけではなく、さまざまな�R定�_(d│)を使おうとすると実�x室が�R定�_(d│)でいっぱいになってしまうこと。もう�kつは、�R定�_(d│)ごとに使う��(sh┫)が違うためユーザーはそれぞれを�{�uしなければならないことだ。同社は、この新型オシロを世�c�Y��の�R定�_(d│)にしたいともくろむ。

このMDO3000は、�H機�Δ鬟�ールインワンで搭載しているからと言って、スペックが劣る�lではない。周�S数帯域は100MHz〜1GHz、最高サンプリングレートは5Gサンプル/秒、�S形を�Dり込んで��(g┛u)新する�]度は28万�S形/秒と�]い。また、発�敝囘戮列Hい�S形を�掘⊂�ない�S形を?y┐n)Eで表現するが、サージや�堙賄�なパルスなどの頻度の極めて少ない�S形に�瓦靴討皺�色で�`立たせるような色使いをしている。負荷容量が3.9pFしかないプローブを使うことで、オーバーシュートやアンダーシュートの少ない�S形を�荵，任�る。

また、スペアナ機�Δ任蓮⊆��S数帯域を�Y��で9kHz〜100MHzあるいは9kHz〜200MHz、9kHz〜350MHz、9kHz〜500MHz、9kHz~1GHzの5�|類���Tしている。さらにオプションで周�S数帯域を3GHzまで広げることができるという。時間と共にスペクトラムの変化を可��化することもできる。帯域を広げることで、�k度にスペクトラムを�C引するため�S形を完��に���Bできる。��来の10MHz帯域だと何�vかに分けて�Dり込むため、時間的に�Dりこぼす可��性があった。今�vのオプションなら2.4GHzのWi-FiやBluetoothなどの�S形の様子もわかる。

ロジアナでは、16チャンネルのロジック�S形を500Mサンプル/秒のレートで�荵，任�、アナログチャンネルとの時間相関も�Dれる。また、シリアルバスのトリガやデコード、サーチにより�駘�層のパケットデータとしても、またイベントテーブルとしても見ることができる。�Y��的なI2CやSPI、RS-232/422/485/UART、CAN、LIN、FlexRay、USB2.0などの��格にも�官�している。

RF入��は1チャンネルだが、アナログ入��は最�j(lu┛)4チャンネルまで���Tしている。この����シリーズでは、オシロとスペアナは�Y�����△世�、ロジアナや任�T�S形ファンクションジェネレータはオプションで、それぞれのボードを�Dり��けてもらう（図2）。DVMと周�S数カウンタはウェブ登�{すると無料で�{加できる。最もローエンドの����は周�S数帯域が最�j(lu┛)100MHzであり、その価格は39万6000��。

図2　Tektronixが提供する�Qボード

Agilentは高周�Sに�咾�����を�eつ企業であるが、このほど発売した総合的なビット誤り率�R定�_(d│)（BERT：bit error rate）(図3)は、高�]シリアルインターフェースのチェックに使う。スマートフォンやタブレットなどのモバイル端��ではMIPIインターフェース、テレビなどの�c�攀×_(d│)ではHDMIやDisplayPortなどのインターフェース、コンピュータ機�_(d│)ではPCI ExpressやUSB3.1、SATAなどのインターフェース、データセンターやクラウド機�_(d│)では、Fibre ChannelやEthernetなどのインターフェースを使うが、いずれの分野でも高�]化へと動いている。モバイルでも3Gbps、6/12Gbpsなど、PCIeでは5Gbpsから8/16Gbpsへ、Ethernetでは10Gbpsから100Gbpsへと向かっている。

図3　AgilentのM8000シリーズBERT

こういった�x場に�官�するため、マルチレーンを採��したり、データレートを�屬欧燭蠅垢襦�M8000シリーズでは最�j(lu┛)32Gbpsまで�官�可�Δ如∈能j(lu┛)4チャンネルのマルチレーン化にも�官�する。

図4　信��(gu┤)にノイズや歪を与えてどこまで耐えられるかを調べるビット誤り率�R定�_(d│)　出�Z：Agilent Technologies

信��(gu┤)を送信する場合、パターンジェネレータでパルス�`を送り出し、同軸ケーブルなどの伝送路を伝わり、被�R定�顱�DUT: device under test）の�p信?d─ng)v路に届く。その信��(gu┤)は送信?d─ng)v路を経て、BERTへ戻される。ここでエラーを検出し、そのエラー率を�R定する。パルス�`を送り出すパターンジェネレータでは、わざと�S形をひずませるためのディエンファシス�v路、位相ノイズの元になるジッターなどを�_�Qする。

M8000シリーズのBERTは、�R定したいDUTがどこまで歪んだ�S形に�官�できるか、あるいはマルチレーンにおけるクロストークやクロックスキューなどを�h価する。BERTの中には、8タップまでのディエンファシス機�Α▲献奪拭爾里弔い織�ロック発�昊_(d│)、ノイズやクロストークをエミュレーションする�J渉は印加機�Α�Diff. mode interfaceとCom. Mode interface）、CDR（Clock data recovery）などの�v路を内�鼎靴討い襪燭瓠∧未留R定�_(d│)を揃える��要はない。

BERTの信��(gu┤)を�pける�笋任蓮�CTLE（continues time linear equalizer）によるアイパターンの����を行い、CDRでクロックとデータを分�`し、BERをカウントする。