Xilinx、プログラマブルSoCを今後のプラットフォームに
XilinxがプログラマブルSoC（CPUコアやメモリなどのコンピューティング�v路と、FPGAを集積したシステムLSI）のロードマップを��した。FPGAメーカーのXilinxがあえて、SoCと�}ぶのは、FPGAだけで独�O�v路を構成するのには�jきすぎ、かといってCPUソフトウエアだけで動作させるのは��すぎる、といった新しい�x場が見えてきたからだ。 [→��きを読む]
設��･IP
Altera、14nm FinFETプロセスのStratix 10�\術を��らかに
Alteraの最新FPGA/SoCである、Stratix 10の�\術と実性�Δ���らかになった。AlteraはStratix 10を2013�Q10月にリリースしていたが、このほどその性�Δ亮体�値とその裏��けとなる�\術について発表した。 [→��きを読む]
半導��商社マクニカ、個人モノづくりビジネスに参入
3次元CADや3次元プリンタなどの普及が進み、個人がモノづくりで��業を�мqし、�賁�を�{求できる環境が�Dいつつある。�盜颪任蓮▲�レージ��業を�мqするMaker Faireなどの団��が現れている。国内でも同様のイベントが開��された。個人モノづくり�x場を狙った�мqシステムを半導��商社のマクニカが立ち�屬欧拭� [→��きを読む]
Mentor Graphics、チップ、サブストレート、PCBを協調設��できるツール
Mentor Graphicsは、マルチチップ時代に�官�して、�QICの端子データ、マルチチップを搭載したパッケージの端子データ、そのICパッケージを搭載するプリント配線基��の端子データ、��てを協調設��するためのツール、Xpedition Package Integratorを発表した。これにより、チップの端子からプリント配線��まで同時に設��できるようになる。 [→��きを読む]
Imagination、性�Δ鯒椹\させたスケーラブルなGPUコア
Imagination Technologiesは、これまで最高性�Δ鮓悗辰討い織哀薀侫�ックスIPのPowerVR 6シリーズの2倍の性�Δ鮓悗襯轡蝓璽�7を発表した。これまでのPowerVRコアでは世代ごとに20~40%のペースで性�Δ��屬欧討�たが、今�vのシリーズ7では、性�Δ��jきく向�屬靴�(図1)。加えて、セキュリティも�啣修気譴討い襦� [→��きを読む]
コストを�屬欧困棒��Δ��屬欧織泪ぅ灰鵝�Cortex-M7の実��
ARMは、マイコン��のCPUコアとして2014�Q9月にCortex-M7を発表したが、Embedded Technology 2014において早くもそのコアを実�△靴織泪ぅ灰�STM32 F7シリーズをSTMicroelectronicsが出�tした。さすがにM7を組み込んだアプリケーションはまだ出�tしていないが、��来のCortex-M4をふんだんに搭載したロボット(図1)を見せた。 [→��きを読む]
Cypress、Bluetooth LE通信のIoTを�~単に設��できるICとツールを提供
Cypress Semiconductorは、IoT応��を狙い、Bluetooth Low Energyチップを2�|類(PSoC 4 BLEとPRoC BLE)とそれらの開発ツールを提供し始めた。いずれもCypressがPSoC（programmable SoC）と�}ぶ、アナログ搭載のマイクロコントローラをベースにしたチップである。 [→��きを読む]
ルネサス、�Z載�U御を1�|類のマイコンで可�Δ�
クルマの�W��運転を�мqする�U御マイコンのプラットフォーム化をルネサスエレクトロニクスが進めている。RH850 P1x-Cシリーズは、�U御��マイコン1�|類でセンシングとセーフティ、セキュリティ、ネットワークという4つの�\術をカバーできる。同社執行役�^常��の�j��隆司��（図1）は、�\術の四�困扉}ぶ。 [→��きを読む]
高集積は設���\術も困�Mに：設���\術��〜EuroAsia (3)
高集積ICへの要求は尽きない。しかもコスト�峺�を抑え、高性�Δ米��O機�Δ鮟言僂掘⊂嫡J電��を�屬欧覆ぁ９盻言�ICをどうやって設��するか。FPGAメーカーでさえ、ICの��機�Δ鬟廛蹈哀薀潺鵐阿垢襪海箸��Mしくなってきた。Alteraは�k般的なC言語のOpenCLでプログラムすることを提案し、デザインハウスのSynapse Designは設��専��の���Q機を開発した。 [→��きを読む]
高集積は設���\術も困�Mに：設��ツール��〜EuroAsia(2)
高集積LSIは微細化プロセスがコスト的に見合わなくなるだけではなく、設���\術も��来のようなコストで出来づらくなってきた。28nm以�Tへと微細化すると共に1ゲート当たりのコストが下がらなくなってきたためだ。 [→��きを読む]
