図1　Cortex-M4を10個搭載したヒューマノイドロボットiCub　イタリアの研�|所であるIstituto Italiano Di Tecnologiaが��作した

ARM Cortex-M7は、これまでのマイコン��CPUコアとして最も性�Δ旅發�����だ。マイコンの性�Δ鬚覆��屬欧燭い里�。�k般にマイクロプロセッサには�jきく分けて、�U御命令と演�Q命令がある。�U御命令を�H数含みコントローラとして高�]性を�_��しないCPUシステムをマイコン(マイクロコントローラ)、�k�輝��Q命令を�l富にして���Qすることを�`的とするコアがいわゆるプロセッサである。ARMシリーズで言えば、�U御命令�_��のマイコン��がCortex-Mシリーズ、演�Q命令�_��のプロセッサがCortex-Aシリーズに相当する。

�U御命令主��のマイコンを使いながら、モータ�U御やシステムの性�Δ鬚發辰��屬欧燭い箸い�場合にはCortex-Aシリーズも使うとなるとコストがかかる。同じマイコンで演�Qする場合の性�Δ��屬欧��気�少ないコスト�\ですむ。今�vのCortex-M7はこういった����を狙ったもの。

��来のマイコン��で最高性�Δ�M3/M4のクロック周�S数200MHzだったが、M7では400MHzと2倍に�屬欧拭４靄榲�な命令セットはM4を踏��しているが、性�Ω�率(クロック周�S数当たりのベンチマーク指数)はIARシステム社の�h価では、M4が3.40 Coremark/MHzであったのに�瓦靴董�M7は5.04 Coremark/MHzと1.7倍高い。

性�Ω�率を�屬欧襪燭瓠⊇�来的に400MHzのクロックに�官�できるようにするため、命令フェッチ、デコード、実行に��要な3段のパイプラインを、2命令同時に実行できるように6段のパイプラインにした。いわゆる2命令のスーパースケーラアーキテクチャを採る。さらに、高�]の周�S数でCPUとメモリとの�]度差が広がっていく懸念に�瓦靴董▲瓮皀蠅鮖\やすことで�官�した。1次キャッシュは命令・データとも4Kバイトだが、2次キャッシュともなるべき分岐命令��のキャッシュ16Kバイト、データキャッシュ64Kバイトを設けた。これらの2次、3次のキャッシュは、TCM（Tightly Coupled Memory）と�}び、CPUと直接アクセスできるように配��する。

また、演�Q命令を�啣修垢襪箸いΔ海箸蓮�M4に引き��き、DSPなどの演�Qも可�Δ箸いΔ海箸任△襦�それもDSPでよく使う浮動小数点演�Qは、M4が単�@度だったのに�瓦靴董�M7は倍�@度にも�官�できる。

図2　STM32 F7ポートフォリオ

ARMコアはAHBバスを基本としているが、64ビットデータ転送もできるようにするためAXIバスも提案、M7にはAXIバスも導入している。ただし、AXIバスはアプリケーションによって時期尚早というユーザーに�瓦靴討蓮�AXIからAHBに変換するコンバータをSTは提供する。ハードウエアによる暗�ｲ�/ハッシュコプロセッサをオプションで搭載可�Δ任△襦�このシリーズのポートフォリオは、フラッシュメモリのサイズ(最�j1Mバイト)とピン数、暗�ｲ修離灰廛蹈札奪気例~無などで図2のように揃えている。

なお、STに��き、Spansion(旧富士通マイコングループ)も11月12日にARMからCortex-M7をライセンス供与されている。SpansionはCortex-M0/3/4をIoTセンサに、Cortex-M7をそのゲートウェイに�W��したいと述べている。