Xilinx、プログラマブルSoCを海稿のプラットフォ〖ムに
XilinxがプログラマブルSoC∈CPUコアやメモリなどのコンピュ〖ティング攙烯と、FPGAを礁姥したシステムLSI∷のロ〖ドマップを績した。FPGAメ〖カ〖のXilinxがあえて、SoCと鈣ぶのは、FPGAだけで迫極攙烯を菇喇するのには絡きすぎ、かといってCPUソフトウエアだけで瓢侯させるのは覓すぎる、といった糠しい輝眷が斧えてきたからだ。
哭1 Xilinx家Worldwide Automotive Marketing and Product Planning, Kevin拍面會
その辦つの瀾墑が≈Zynq∽と鈣ぶ瀾墑シリ〖ズである。さまざまなインタ〖フェ〖ス、CPUコア/メモリ、FPGAファブリックを灑えており、その28nm瀾墑はすでに翁緩に掐っている。炳脫の辦つがクルマ脫ADASシステムだ。Xilinxは極瓢賈輝眷には2002鉗から徊掐しており、2015鉗瑣には蕪紛で極瓢賈輝眷に1帛改笆懼叫操する斧哈みだ。FPGAを烹很したサラウンドビュ〖モニタ〖は勢フォ〖ド家のF-150、カメラのビデオ借妄チップはホンダのAcuraやCR-V、Legend、Odysseyなどに烹很されていると、票家ワ〖ルドワイドの極瓢賈マ〖ケティングおよび瀾墑措茶嬸嚏のケビン拍面會(哭1)は咐う。
Zynqの28nm瀾墑では、CPUコアとして600MHzで瓢侯するデュアルARM Cortex-A9コアを礁姥していたが、呵糠の16nmFINFETプロセスによるZynq Ultrascale+MPSoCでは(徊雇獲瘟1)、1GHz瓢侯のCortex-A53クワッドコアを礁姥している。これらはADASシステムには呵努なチップであり、さまざまな怠墻奧鏈レベルASIL-AからDにも灤炳していく。
ADASシステムでのロ〖ドマップとして、焚桂を券するだけのASIL Aレベルから、ドライバ〖毀辯のASIL-B, C、染極瓢笨啪のASIL-C, D、そして窗鏈極瓢笨啪のASIL-Dへと渴んで乖っても、デュアルコアのARM Cortex-A9からクアッドコアのCortex-A53へと渴む(哭2)。さらにその黎のARMコアについても的俠を幌めているとケビン拍面會は咐う。
哭2 ADASの光刨步に圭わせてプログラマブルSoCも光刨 叫諾¨Xilinx
光刨な怠墻奧鏈レベルや光刨な怠墻の納裁がこれから判眷してきても、FPGA攙烯で灤炳する。CPUの拉墻ˇ久銳排蝸が羹懼していくことに灤しても、肌のARMコアを網脫することで嚼起に燎玲く灤炳できるとする。ARMコアの呵絡のメリットはソフト倡券、ツ〖ル倡券、ファウンドリ、ハ〖ドウエア肋紛ツ〖ルなどのエコシステムが臘っていること。いつでもARMのエコシステムを網脫できることが肌坤洛のSoC倡券の動みになる。ARMコアをベ〖スに肌坤洛のFPGAファブリックも肋紛できる。
こういった渾爬から斧ると、IntelがAlteraを2名邊で傾箭した罷蹋は絡きい。Intelが積つCPUやアプリケ〖ションプロセッサと、Alteraの積つFPGAを寥み圭わせる豺こそ、肌坤洛のプログラマブルSoCのプラットフォ〖ムになる。Xilinxにとっては絡きな都耙になるはず。これに灤して、ケビン拍面會は、Xilinxの動みの辦つはIntelのCPUコアではなく、ARMのエコシステムを網脫できるCPUコアを蝗っていることだという。
ケビン拍面會は、FPGAファブリックを礁姥したこのプログラマブルSoCの卿り懼げ孺唯は凱びており、2020鉗刨には50%笆懼を貍めるだろうと斧ている。
徊雇獲瘟
1. 3坤洛票箕渴乖のFPGA箕洛を磊り麥くザイリンクス (2015/06/24)
