» セミコンポータルによる分析 » �\術分析 » �\術分析（デバイス設��& FPD）
CPUやGPUなど複数のプロセッサを集積したSoCチップをもっと�~単・�]期間に設��したい。SoCの普及を�`的とした�Y��化団��HSA Foundationがこういった開発ツールを�Y��化するため2012�Q6月に誕�擇靴拭�AMDやARM、Qualcommなどが創立メンバー(図1)となり、オープンな設��プラットフォームを作る��動に��を入れている。このほど電�B記�v会見で、その��動�X況を��らかにした。 [→��きを読む]
DSPコアの開発メーカーであるCEVA（シーバ）社が�}ぶれ����機�Δ溌�解�偽\術のアルゴリズムを開発、それらを�rり込んだIPを商��化した。スマートフォンのように薄く小型のカメラには搭載が�Mしい�}ぶれ防�V機�Δ鬟愁侫肇Ε┘△納存修垢襦� [→��きを読む]
パワー半導��に��を入れているInfineon Technologiesは、そのプロセス工場で300mmウェーハの�攵�を始めたが、パッケージに関しても新しいコンセプトを次々と�]ち出している。例えば、ボンディングワイヤーを使わずにCuピラーを��いて、パワートランジスタとドライバトランジスタの�v路を接��するというマルチチップパワーパッケージ�\術を、7月17〜19日東�Bで開��されたTechno Frontier2013で�o開した。 [→��きを読む]
Xilinxは、20nmルールのLSIを早くもテープアウトした。デザインルールが20nmと微細化すると、集積できる�v路が膨�jになるため、アーキテクチャを根本的に見直し、UltraScaleと�@��けた(図1)。CLB（Configurable Logic Block）周りの配線や、DSPブロック、クロック分配などを最適化した。 [→��きを読む]
バウンダリスキャン法がBGAや3次元ICのハンダボールの接��をテストする�}法として、JPCA（日本電子�v路工業会）ショー2013で�R�`された。アンドールシステムサポートが積極的にこの�}法を推進しているのに加え、富士通インターコネクトテクノロジーズも、スーパーコンピュータ｢�B｣のテストにこの�}法を使っていたと述べた。 [→��きを読む]
NEDO（新エネルギー･�噞�\術総合開発機構）とLEAP（��低電圧デバイス�\術研�|組合）は、0.37Vという低い電圧で動作するSOIのMOSFETを開発(図1)、2MビットのSRAMを試作し、その動作を確認した。この成果を6月11日から�B都で開��されている2013 IEEE Symposium on VLSI Technology and Circuits（通称VLSI Symposium）で発表した。 [→��きを読む]
![��菱電機、グラフィックス画�気鰓~単に設��できる�]晶モジュールを提供](/assets_c/900px/130508-mitsubishi.png "��菱電機、グラフィックス画�気鰓~単に設��できる�]晶モジュールを提供")
プログラミングのスキルがなくても、オリジナルな図柄を��いたメーターなどのグラフィックスを表��する�]晶パネルを�O分で開発できるようになる。��菱電機は、タッチパネルとそのコントローラ、�]晶モジュール、グラフィックスボードに設��開発ツールをワンセットにしたソリューション（図1）の提供を始める。 [→��きを読む]
�盜颪任垢だ韻里茲Δ謀仂譴靴�3次元FPGAのベンチャー、Tabula社（参考�@料1）がこのほどその進�t�X況を��らかにした。22nmのインテルのトライゲートFET�\術を使う、このFPGAの����的な����ABAX2 Pシリーズと、ユーザーが新��開発するためのプログラムツールのStylusコンパイラを発表した。 [→��きを読む]
パワーマネジメントをはじめとするアナログ・ミクストシグナルLSIを�}�Xけるドイツのファブレス半導��メーカー、ダイアローグセミコンダクタ（Dialog Semiconductor）が11インチ〜36インチの�j画�Cディスプレイでタッチスクリーンを実現する半導��コントローラDA8901を開発(図1)、今�Q後半から出荷していく。 [→��きを読む]
プリント�v路基��（PCB）のレイアウト設��から�X設��まで�k棖靴謄轡潺絅譟璽轡腑鵑任�て、しかも�]期間で�h価可�Δ輔X設��シミュレータFloTHERM XTをメンターグラフィックスが開発した。PCB設��データから�Xの流れをシミュレーションする場合にフォーマットを変換する��要はないため、開発期間(Time to market)を�]縮できる。 [→��きを読む]
