Altera、14nm FinFETプロセス何脫の介SoC瀾墑Stratix 10を券山
AlteraがIntelの14nm FinFETプロセスで欄緩する糠しいSoCチップ、Stratix 10について、その禱窖柒推をようやく券山した。このSoCは、CPUにARMの64ビットプロセッサCortex-A53を礁姥、迫極怠墻を積たせるために件收攙烯にFPGAを脫いている。64ビット瀾墑が繞脫の寥み哈みシステムに烹很される箕洛に仆掐する。
哭1 14nm FinFETプロセスで欄緩するStratix 10 SoC瀾墑 叫諾¨Altera
FPGAがあまりにも剩花になるため、鏈てハ〖ドワイヤ〖ドロジックで攙烯を寥むのではなく、CPUを寒哼させ、答塑弄な擴告にはCPU、汗侍步攙烯にはFPGA、というア〖キテクチャへと恃わってきている。FPGAの煎爬は、ソフトウエアがそのままカスタム攙烯であるから、ソフト獲緩を荒せないこと。萎脫もできない。CPU數及だと、攙烯ではなく怠墻を悸附するためのコ〖ドであるから、コ〖ドを萎脫できる妨に木しやすい。
この呵糠SoC、Stratix 10は、クワッドコアCortex-A53を礁姥しただけではなく、赦瓢井眶爬遍換材墻な10Tera FLOPSのDSP、1GHzで瓢侯するFPGAも礁姥している(哭1)。CPUとDSPというヘテロなプロセッサをOpenCLでプログラミングできる倡券ツ〖ルSoC EDSも捏丁する。
Cortex-A53は、クワッドコアまでサポ〖トできる64ビットプロセッサコアで(哭2)、1GHzで瓢くCortex-A9と孺べ拉墻は6擒だという。裁えて32ビット炭吾も灑え、ソフトウエアの布疤高垂拉を積ち、簿鱗步菇喇も材墻だとしている。
哭2 ARM Cortex-A53 CPU 叫諾¨Altera
Alteraは杠狄の妥滇とマッチするSoC羹けのCPUとしてCortex-A53を聯んだ。さらに光拉墻なARMのCortex-A57を何脫しなかった妄統を、AlteraのSoC瀾墑マ〖ケティング么碰シニアディレクタであるChris Balough會(哭3)は肌のように揭べた。≈コアをシリコンに礁姥した眷圭の燙姥がA57はA53の3擒もあり、久銳排蝸も絡きい。さらにロイヤルティ擦呈も光い∽、などを刁げている。ヘテロなプロセッサを礁姥したSoCのプログラミングを推白にするためのコンソ〖シアムであるHSA∈Heterogeneous System Architecture∷Foundation(徊雇獲瘟1)にはAlteraは裁わっていない。その妄統を票會は、≈HSAの灤據とするSoCはハイエンドのコンピュ〖ティングパワ〖を呵絡嘎に券帶する脫龐を晾ったものであり、AlteraのSoCはそれを晾ったものではない。だからHSAには徊裁していない∽
哭3 Altera SoC Product Marketing、Senior DirectorのChris Balough會
このSoCの脫龐は、デ〖タセンタ〖や奶慨インフラ∈答孟渡∷、レ〖ダ〖システムなどを鱗年しているが、ここでのデ〖タセンタ〖は紛換墻蝸を納滇するものではなく、嘎られた燙姥のビル柒に肋彌され、24箕粗蒼漂し魯け、鄂武で瓢侯するシステムを鱗年している。
もともとAlteraは、プログラマブルロジックを面看としたICを胺ってきて、肌にメモリを礁姥、トランシ〖バ攙烯なども礁姥してきて、呵奪ようやくCPUも烹很するようになった措度だ。IntelやAMDなどはCPUの拉墻を納滇してきたプロセッサメ〖カ〖であり、揉らはCPUを面看にロジックやGPUなどのプロセッサを礁姥してきた。ここに般いがある。だからAlteraはHSAへ裁掐をせず、デ〖タセンタ〖としても紛換怠墻蝸を腳渾するところを晾っているわけではない。このStratix 10は紛換墻蝸で盡砷するハイエンド瀾墑ではなく、繞脫弄なハイエンドを晾った瀾墑と咐える。
14nm FinFETプロセスを蝗うファウンドリとしてIntelを聯んだ妄統はすでに鼠蘋した∈徊雇獲瘟2) が、この黎TSMCはどうなるのか。それについても使いた。≈これまで20nmまではTSMCを蝗ってきた。經丸のポ〖トフォリオについてはTSMCとよく廈し圭っている。この黎についてもTSMCを蝗うという聯買昏に恃わりはない。ただ、14nm FinFETの呵介の瀾墑を欄緩把瞞する眷圭、Intelのプロセスレベルが呵も光く、附悸弄な14nm FinFETプロセスで欄緩できるファウンドリはIntelしかいない。呵介に叫操した22nmの媽1坤洛のFinFET烹很瀾墑はすでに1帛改の叫操悸烙がある。14nmは媽2坤洛のFinFETプロセスとなるが、やはり陵灤弄にIntelが銅網だろう∽。
防腆について、Intelの14nm FinFETプロセスは迫貍防腆(エクスクル〖シブ)だという。ただし、戮の頂圭するFPGAメ〖カ〖∈XilinxやLatticeなど∷に灤してのエクスクル〖シブであり、黎乖しているTabulaなどのベンチャ〖には努脫されないとしている。
Stratix 10瀾墑のテ〖プアウトは2014鉗媽1煌染袋を徒年している。サンプル叫操箕袋は湯澄にしていないが、奶撅は12~16降稿になるとする。
徊雇獲瘟
1. 剩花なSoCを詞帽に肋紛するためのツ〖ルを篩潔步しよう≥HSAが鈣びかけ (2013/09/13)
2. Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロ〖ドマップを胳る (2013/05/02)
