Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(プロセス)

Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロードマップを語る

FPGAj}のAltera(アルテラ)は、14nm時代に向けたのロードマップ(図1)とポートフォリオをらかにした。14nmではIntelをファウンドリとして使う旨も表しており、そのT図をD材した。

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

Alteraは、現在の28nmプロセスから20nm、さらに14nmへのロードマップをWいており、さらにTSMCのeつ55nm組み込みフラッシュプロセスもに組み入れるという発表も最Zしている。OTN(Optical Transmission Network)分野に向けてIPベンダーであるデンマークのTPACK社をA収したことも同時期に発表した。

TSMCの55nm組み込みフラッシュをAlteraのFPGAに採り入れる狙いはズバリ、O動Zと噞である。クルマでは、ダッシュボードU御からシャーシU御など比較的低コストの分野から、W\術であるドライバアシスタンスのビデオ処理やオフロードでのハウスキーピング機Δ砲皀侫薀奪轡絅瓮皀蠅鮖箸Αフラッシュなどの不ァ発性メモリを使うPLDでは、小容量のしかできなかったが、55nmフラッシュ\術の導入により、j容量のPLDが可Δ砲覆襦FPGAよりは量もしやすい。

フラッシュを集積することで、ユーザのシステムコンフィギュレーションの立ち屬りが]くなる。しかもj容量のフラッシュメモリ覦(図2)をeっているならユーザのデータメモリとしても使える。TSMCは、ルネサステクノロジと40nmフラッシュマイコン\術を共同開発することで1Qiに合Tしており(参考@料1)、今vの55nm組み込みフラッシュ\術とは違うようだが、そのプロセスの詳細は不である。


図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

TPACK社は2Q半iにApplied Micro Circuits社がA収したが、今v、AlteraはApplied MicroからTPACK社をP入したもの。狙いは、400Gbpsの光ネットワークの高]v路。FPGAのj容量・高]の主なとして、通信インフラの高]スイッチ、高]インターフェースがある。モバイル分野では、YouTubeなどの動画やブラウザをアクセスするユーザが\え、通信トラフィックが\している。通信容量の拡jはLかせない。通信インフラ機_はAlteraのFPGAの主のkつである。TPACKは、10Gbps/20Gbpsと高]のOTN向けのIPをeっており、これがAlteraにはLけていた。

Alteraが28nmから20nm、さらに14nmへと微細化を推進するのは、通信や放送などのインフラx場の要求が咾い燭瓩澄7搬喞命はLTEからLTE-Advancedへ進化し、放送は4Kという解掬戮魑瓩瓩討る。20nmプロセスで作るFPGAは、28nmと比べ、消J電は最j60%も下がると見ている。20nmプロセスでは来通りTSMCのHKMG(高誘電率のメタルゲート)プレーナMOSFETプロセスをWする。

しかし、14nmでは3次元構]のTri-gateFETプロセスに々圓垢襪Alteraは見ており、ファウンドリとしてIntelをんだことを発表している。なぜIntelか。Alteraのおよびコーポレートマーケティング担当VPのVince Hu(図3)は、その理yを二つ挙げる。kつは、Intelが最先端のプロセス\術をeっているから低消J電・高性Δ期待できること。もうkつは、IntelはTri-gateやFINFETなどの3次元トランジスタの経xが長いからだ。同は、「GlobalFoudriesはまだ14nmプロセスを確にしていない」と言う。


図3 Altera Products and Corporate Marketing VPのVince Hu

図3 Altera Products and Corporate Marketing VPのVince Hu


Intelの気らはこれまで通り、ファウンドリビジネスの発表がないが、14nmプロセスではファウンドリビジネスを行うことをIntelはAlteraに瓦靴謄灰潺奪箸掘∧数の攵ξがあることを保証した、とHuは語る。14nmのような最先端プロセスではコストシェアリングがに_要となり、ファブレス半導にとってファウンドリの攵ξのコミットメントはLかせないとする。

Alteraは、Siインターポーザ屬FPGAチップを並べて配する2.5DのICだけではなくチップ同士を_ねる3D ICの開発もTSMCと共同でけている。Intelもこの3D\術をeっているという。Alteraはさらにチップ同士を光ファイバでつなぎ、光の入出v路をシリコンフォトニクス(シリコンを光導S路として使う)で形成する\術にもを入れている。やはり無線通信インフラ機_に400Gpbsが求められるようになると、1チップで20Gbpsや50Gbpsといった高]性が要になるため、光\術もMして開発しているという。

参考@料
1. ルネサス、フラッシュマイコンのグローバル戦SでTSMCと提携 (2012/05/29)

(2013/05/02)
ごT見・ご感[
麼嫋岌幃学庁医 膨拶忽恢娼瞳喟消窒継利峽| 匚匚裕爺爺訪匚匚握| 湘梧窮唹窒継畠鹿壓濆杰 | 量賂來慧忿住算| 忽恢撹繁消消娼瞳匯曝屈曝眉曝| 77777冉巖怜匚消消謹島| 爺爺心窒継互賠唹篇| 眉槻眉溺算彭垰| 涙鷹天娼瞳冉巖晩昆匯曝| 消消娼瞳忽恢牽旋窮唹利| 天胆住來嗽弼嗽訪嗽仔| 冉巖際際ady冉巖娼瞳寄倔| 幢蒋唹篇忽恢娼瞳 | 仔弼利峽壓瀉盞| 忽恢娼瞳溺揖匯曝屈曝| 99re壓濆杰| 爺爺孤爺爺荷爺爺| yellow忖鳥利壓| 撹繁窒継仔弼利峽| 戟諾寄易逃紘ass| 晩云母絃岱繁戴XXXX| 湘湘忝栽湘湘忝栽| 天胆眉雫仔篇撞| 冉巖酔殴窮唹利| 天胆弼夕冉巖徭田| 冉巖娼瞳徭恢田壓濆杰| 槻溺窒継鉱心壓瀚訪訪篇撞 | 槻溺田田田窒継篇撞利嫋| 嗽間嗽海嗽仔嗽訪篇撞| 弼裕裕撹繁利窒継篇撞槻繁議爺銘| 忽恢撹 繁 忝栽 冉巖廨| 消消消消消消來| 忽恢寔糞岱壓澹仟| 返字壓瀛啼議禧議| 忽恢娼瞳析溺繁娼瞳篇| 91秉曲啼杵待惶失| 壓悳鞭猟戦農麼叔好np| AV涙鷹娼瞳匯曝屈曝眉曝姙玻玻 | 娼瞳窒継篇撞匯触2触眉触4触音触| 忽恢-及1匈-検薦唹垪| 弼忝栽爺爺弼忝栽|