Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(プロセス)

Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロードマップを語る

FPGAj}のAltera(アルテラ)は、14nm時代に向けたのロードマップ(図1)とポートフォリオをらかにした。14nmではIntelをファウンドリとして使う旨も表しており、そのT図をD材した。

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

Alteraは、現在の28nmプロセスから20nm、さらに14nmへのロードマップをWいており、さらにTSMCのeつ55nm組み込みフラッシュプロセスもに組み入れるという発表も最Zしている。OTN(Optical Transmission Network)分野に向けてIPベンダーであるデンマークのTPACK社をA収したことも同時期に発表した。

TSMCの55nm組み込みフラッシュをAlteraのFPGAに採り入れる狙いはズバリ、O動Zと噞である。クルマでは、ダッシュボードU御からシャーシU御など比較的低コストの分野から、W\術であるドライバアシスタンスのビデオ処理やオフロードでのハウスキーピング機Δ砲皀侫薀奪轡絅瓮皀蠅鮖箸Αフラッシュなどの不ァ発性メモリを使うPLDでは、小容量のしかできなかったが、55nmフラッシュ\術の導入により、j容量のPLDが可Δ砲覆襦FPGAよりは量もしやすい。

フラッシュを集積することで、ユーザのシステムコンフィギュレーションの立ち屬りが]くなる。しかもj容量のフラッシュメモリ覦(図2)をeっているならユーザのデータメモリとしても使える。TSMCは、ルネサステクノロジと40nmフラッシュマイコン\術を共同開発することで1Qiに合Tしており(参考@料1)、今vの55nm組み込みフラッシュ\術とは違うようだが、そのプロセスの詳細は不である。


図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

TPACK社は2Q半iにApplied Micro Circuits社がA収したが、今v、AlteraはApplied MicroからTPACK社をP入したもの。狙いは、400Gbpsの光ネットワークの高]v路。FPGAのj容量・高]の主なとして、通信インフラの高]スイッチ、高]インターフェースがある。モバイル分野では、YouTubeなどの動画やブラウザをアクセスするユーザが\え、通信トラフィックが\している。通信容量の拡jはLかせない。通信インフラ機_はAlteraのFPGAの主のkつである。TPACKは、10Gbps/20Gbpsと高]のOTN向けのIPをeっており、これがAlteraにはLけていた。

Alteraが28nmから20nm、さらに14nmへと微細化を推進するのは、通信や放送などのインフラx場の要求が咾い燭瓩澄7搬喞命はLTEからLTE-Advancedへ進化し、放送は4Kという解掬戮魑瓩瓩討る。20nmプロセスで作るFPGAは、28nmと比べ、消J電は最j60%も下がると見ている。20nmプロセスでは来通りTSMCのHKMG(高誘電率のメタルゲート)プレーナMOSFETプロセスをWする。

しかし、14nmでは3次元構]のTri-gateFETプロセスに々圓垢襪Alteraは見ており、ファウンドリとしてIntelをんだことを発表している。なぜIntelか。Alteraのおよびコーポレートマーケティング担当VPのVince Hu(図3)は、その理yを二つ挙げる。kつは、Intelが最先端のプロセス\術をeっているから低消J電・高性Δ期待できること。もうkつは、IntelはTri-gateやFINFETなどの3次元トランジスタの経xが長いからだ。同は、「GlobalFoudriesはまだ14nmプロセスを確にしていない」と言う。


図3 Altera Products and Corporate Marketing VPのVince Hu

図3 Altera Products and Corporate Marketing VPのVince Hu


Intelの気らはこれまで通り、ファウンドリビジネスの発表がないが、14nmプロセスではファウンドリビジネスを行うことをIntelはAlteraに瓦靴謄灰潺奪箸掘∧数の攵ξがあることを保証した、とHuは語る。14nmのような最先端プロセスではコストシェアリングがに_要となり、ファブレス半導にとってファウンドリの攵ξのコミットメントはLかせないとする。

Alteraは、Siインターポーザ屬FPGAチップを並べて配する2.5DのICだけではなくチップ同士を_ねる3D ICの開発もTSMCと共同でけている。Intelもこの3D\術をeっているという。Alteraはさらにチップ同士を光ファイバでつなぎ、光の入出v路をシリコンフォトニクス(シリコンを光導S路として使う)で形成する\術にもを入れている。やはり無線通信インフラ機_に400Gpbsが求められるようになると、1チップで20Gbpsや50Gbpsといった高]性が要になるため、光\術もMして開発しているという。

参考@料
1. ルネサス、フラッシュマイコンのグローバル戦SでTSMCと提携 (2012/05/29)

(2013/05/02)
ごT見・ご感[
麼嫋岌幃学庁医 鯣嫂app壓濆杰潅盞冢待慂啼| 匚匚耶涙鷹編心匯曝屈曝眉曝| 忽恢撹a繁冉巖娼v瞳涙鷹| ass晩云岱絃bbw| 厘勣c棒低弌鬼歯互h篇撞| 岱繁戴繁曇嶄猟忖鳥壓瀏訖| 天胆菜膏絃菜間啣匯雫壓瀛啼| 怜匚眉雫眉雫眉泣壓| 瓜槻梓彫弗耶議挫訪壓炒渦| 忽恢蒙雫谷頭aaaaaa互咳送邦| 91忝栽娼瞳利嫋消消| 挫寄挫啣挫訪挫穂捲| 嶄猟忖鳥涙鷹音触匯曝屈曝眉曝 | 晩昆訪訪訪篇撞窒継殴慧| 冉巖天胆廨曝娼瞳消消| 槻繁議爺銘利壓| 嗽訪嗽互咳議BB篇撞窒継心| 其羽議薨薨宗附型汽概| 忽恢天胆消消匯曝屈曝眉曝| 24弌扮晩云昆忽互賠窒継| 壓濆杰換恢晩云| а▲彿坿嶄猟壓潴賁| 撹繁曝篇撞訪訪訪訪訪| 消消消消消忽恢娼瞳窒継窒継 | 忽恢匯雫匯頭窒継殴慧篇撞| 仔弼寄頭壓瀛啼| 忽恢及匯匈牽旋| 2018爺爺的| 忽恢醍狭丞勧箪娼瞳忽恢AV | 69塀札耶窒継篇撞| 忽恢娼瞳篇撞窒継匯曝屈曝眉曝| 99壓濔瞳窒継篇撞| 挫虚荷篇撞壓宸佛| 匯雫谷頭壓濆杰潅盞| 撹繁仔弼窒継利峽| 戟諾埓岱絃壓濆杰間俔嵶淆| 晩云蒙仔蒙仔缶爾寄頭| 忽恢冉巖3p涙鷹匯曝屈曝| 冉巖昆娼瞳天胆匯曝屈曝眉曝| 円牌円寵円恂篇撞窒継| 忽恢壓瀲伺屈曝剋竹|