Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(プロセス)

Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロードマップを語る

FPGAj}のAltera(アルテラ)は、14nm時代に向けたのロードマップ(図1)とポートフォリオをらかにした。14nmではIntelをファウンドリとして使う旨も表しており、そのT図をD材した。

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

Alteraは、現在の28nmプロセスから20nm、さらに14nmへのロードマップをWいており、さらにTSMCのeつ55nm組み込みフラッシュプロセスもに組み入れるという発表も最Zしている。OTN(Optical Transmission Network)分野に向けてIPベンダーであるデンマークのTPACK社をA収したことも同時期に発表した。

TSMCの55nm組み込みフラッシュをAlteraのFPGAに採り入れる狙いはズバリ、O動Zと噞である。クルマでは、ダッシュボードU御からシャーシU御など比較的低コストの分野から、W\術であるドライバアシスタンスのビデオ処理やオフロードでのハウスキーピング機Δ砲皀侫薀奪轡絅瓮皀蠅鮖箸Αフラッシュなどの不ァ発性メモリを使うPLDでは、小容量のしかできなかったが、55nmフラッシュ\術の導入により、j容量のPLDが可Δ砲覆襦FPGAよりは量もしやすい。

フラッシュを集積することで、ユーザのシステムコンフィギュレーションの立ち屬りが]くなる。しかもj容量のフラッシュメモリ覦(図2)をeっているならユーザのデータメモリとしても使える。TSMCは、ルネサステクノロジと40nmフラッシュマイコン\術を共同開発することで1Qiに合Tしており(参考@料1)、今vの55nm組み込みフラッシュ\術とは違うようだが、そのプロセスの詳細は不である。


図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

TPACK社は2Q半iにApplied Micro Circuits社がA収したが、今v、AlteraはApplied MicroからTPACK社をP入したもの。狙いは、400Gbpsの光ネットワークの高]v路。FPGAのj容量・高]の主なとして、通信インフラの高]スイッチ、高]インターフェースがある。モバイル分野では、YouTubeなどの動画やブラウザをアクセスするユーザが\え、通信トラフィックが\している。通信容量の拡jはLかせない。通信インフラ機_はAlteraのFPGAの主のkつである。TPACKは、10Gbps/20Gbpsと高]のOTN向けのIPをeっており、これがAlteraにはLけていた。

Alteraが28nmから20nm、さらに14nmへと微細化を推進するのは、通信や放送などのインフラx場の要求が咾い燭瓩澄7搬喞命はLTEからLTE-Advancedへ進化し、放送は4Kという解掬戮魑瓩瓩討る。20nmプロセスで作るFPGAは、28nmと比べ、消J電は最j60%も下がると見ている。20nmプロセスでは来通りTSMCのHKMG(高誘電率のメタルゲート)プレーナMOSFETプロセスをWする。

しかし、14nmでは3次元構]のTri-gateFETプロセスに々圓垢襪Alteraは見ており、ファウンドリとしてIntelをんだことを発表している。なぜIntelか。Alteraのおよびコーポレートマーケティング担当VPのVince Hu(図3)は、その理yを二つ挙げる。kつは、Intelが最先端のプロセス\術をeっているから低消J電・高性Δ期待できること。もうkつは、IntelはTri-gateやFINFETなどの3次元トランジスタの経xが長いからだ。同は、「GlobalFoudriesはまだ14nmプロセスを確にしていない」と言う。


図3 Altera Products and Corporate Marketing VPのVince Hu

図3 Altera Products and Corporate Marketing VPのVince Hu


Intelの気らはこれまで通り、ファウンドリビジネスの発表がないが、14nmプロセスではファウンドリビジネスを行うことをIntelはAlteraに瓦靴謄灰潺奪箸掘∧数の攵ξがあることを保証した、とHuは語る。14nmのような最先端プロセスではコストシェアリングがに_要となり、ファブレス半導にとってファウンドリの攵ξのコミットメントはLかせないとする。

Alteraは、Siインターポーザ屬FPGAチップを並べて配する2.5DのICだけではなくチップ同士を_ねる3D ICの開発もTSMCと共同でけている。Intelもこの3D\術をeっているという。Alteraはさらにチップ同士を光ファイバでつなぎ、光の入出v路をシリコンフォトニクス(シリコンを光導S路として使う)で形成する\術にもを入れている。やはり無線通信インフラ機_に400Gpbsが求められるようになると、1チップで20Gbpsや50Gbpsといった高]性が要になるため、光\術もMして開発しているという。

参考@料
1. ルネサス、フラッシュマイコンのグローバル戦SでTSMCと提携 (2012/05/29)

(2013/05/02)
ごT見・ご感[
麼嫋岌幃学庁医 晩昆壓瀛啼誼盞儿杰| sss壓濆杰潅盞儻瀁| 天胆晩昆娼瞳消消消窒継鉱心| 忽恢庁蒙巉鰹娼瞳篇撞| 戟諾富絃AAAAAA觴頭谷頭| 爾秤天胆晩昆匯曝屈曝| 忽恢撹繁涙鷹A♭頭壓濆杰| 99re壓瀛啼宜杰| 晩云尖胎壓濘監| 冉巖窒継撹繁利| 娼瞳篇撞及匯匈| 忽恢娼瞳消消消消唹垪壷課| a雫頭窒継壓濆杰| 晩昆寄頭壓灑西鍛盞儿杰翰嫋| 窒継心議仔利嫋| 忽恢99壓|冉巖| 爺爺夊匚匚夊際際夊2021廉廉| 消消99娼瞳消消消消消忽恢| 晩昆娼瞳天胆爾秤冉巖忝栽 | 闇蝕溺繁褒揚値序秘訪訪篇撞| 冉巖忝栽壓濮軅猊曝謎致| 楳課忽恢娼瞳消消消消消| 忽恢娼瞳屈曝壓| 91娼瞳忽恢忝栽消消秉| 晩云匯触2触3触4触涙触窒継| 冉巖娼瞳涙鷹低峡議| 娼瞳匯曝屈曝眉曝襖謹勸潤丗 | 777xxxxx天胆| 戯忽頭壓濆杰| 嶄猟忖鳥晩昆某沃匯曝| 晩云冉巖弼寄撹利嫋www消消| 消消析徨怜匚娼瞳涙鷹| 天胆眉雫嶄猟忖鳥壓濆杰| 窒継互賠壓灑案匯曝| 仔弼谷頭窒継利嫋| 忽恢寔岱畠鹿mangent| chinese寔糞其然hotmilf| 來恂消消消消消消| 消消娼瞳冉巖忝栽廨曝| 天胆弼天胆冉巖互賠壓瀛啼| 忽恢3雫壓濆杰|