Cadenceは、DSPコアで定�hのあったTensilicaを2013�Q4月に�A収、以来TensilicaのIPを?y┐n)���ポートフォリオに加えた。ディープラーニングに使うニューラルネットワークは、ニューロンのデータと�_みを�Xけ�Qし�Bし合わせる積和演�Q（MAC: Multiply Accumulate）を基本とする。効率よくMAC演�Qを行い、しかも、�Qみ込み演�Qとプーリング演�Qでは間引くことを基本とする。いかに電��効率を�屬欧襪�に��点が絞られている。学�{演�Qで定�hのあるNvidiaのチップの消�J電��は200Wなどと�j(lu┛)きい。このためクラウドベースでの学�{には向くが、端��のようなエッジではまだ�pけ入れられない。

そこで、エッジでのAIでは、推�bをベースにするディープラーニング演�Qが主��に��われている。Tensilicaが�u(p┴ng)�TとしているDSPは、MAC演�Q専��のマイクロプロセッサである。ただしこれまでのDSPは32ビット演�Qを基本としており、64ビットの倍�@度にも�官�するなど、高�@度化を充実させてきたため、ディープラーニングには向かなかった。そこでデータも�_みもビット数を下げ、無�Gな演�Qをせずに消�J電��を下げるAI向けのDSPコアが��出している(参考�@料1)。

図1　Cadence社Tensilica IP�靆�����マネジメント担当シニアディレクタのLazaar Louis��(hu━)

今�v、Cadenceが開発した、Tensilica DNA 100プロセッサIPは、4000個のMACを並べたIPコアで、8ビット演�Qを基本にしたと、同社Tensilica IP�靆�����マネジメント担当シニアディレクタのLazaar Louis��(hu━)(図1)は語っている。DNAはDeep Neural Network Acceleratorの�Sである。

加えて、DNA 100プロセッサでは、スケーラブルな間引き���Qエンジン（Sparse Compute Engine）により、DNN（ディープニューラルネットワーク）で間引く演�Qを�W(w┌ng)��して、ゼロの乗�Qのような不��要なタスクを排除した。この�T果、電��効率を�屬押�演�Q量を削��(f┫)できた。ニューラルネットワークの再学�{によってネットワークの間引き演�Qを�\やすことにより、DNA 100プロセッサの間引き���Qエンジンで性�Δ鮑能j(lu┛)限に�屬欧襪海箸�できた。これにより、ResNet 50において4K MAC構成でおよそ最�j(lu┛)2,550fps (フレームレート)、最�j(lu┛)3.4TMAC/W (16 nmプロセス) という推�b性�Δ�実証でき、DNA 100プロセッサは小さいアレイサイズでスループットを最�j(lu┛)にすることが可�Δ箸覆辰拭�

図2　�Qみ込みニューラルネットワークの作業を�kつのプロセッサIPでこなす　出�Z：Cadence

このDNA 100プロセッサIPは、�Qみ込み演�Qも、プーリング演�Qも、分類分けもこのプロセッサをループのように使うことで(図2)、無�Gのない演�Qをすることができるようになった。データと�_み演�Qの�T果をRAMに高�]に�Qめたり出したりするための128ビットあるいは256ビットバスを通してHBM2メモリをつなぐことができる。また、DNA 100プロセッサは、拡張性があるため、共通バスNoCを通して並�`に接��することができ、さらに性�Δ魍板イ垢襪海箸睛動廚砲覆襦�

実際には�駘�的に4K個のMACを並べ、�_みを35%間引き、データを60%間引くことで性�Δ�2.3倍に�屬欧襪海箸�できるとしている。16nmプロセスを使った��来のDNNプロセッサが1.5テラMACs/Wであるのに�瓦靴董�3.4テラMACs/Wが�u(p┴ng)られている。

今�vはCaffeフレームワークを使ったが、今後はTensorFlowやCaffe2などもサポートしていく��画で、今�vの8ビット・16ビットの量子化に�瓦靴董�4ビットやバイナリなども検討していくとしている。

参考�@料
1. AIの積和演�Qに小さなDSPを数��個並べたIPコアが��々登場 (2018/07/06)