AIの積和演�Qに小さなDSPを数��個並べたIPコアが��々登場
ディープラーニングのニューラルネットワーク行�`演�Qに��並�`DSP�v路を�W��するIPがCEVAに��き、Flex Logixからも出てきた。エッジAIチップに集積するためのIPコアである。ニューラルネットの演�Qでは8ビットや16ビットのように小さな積和演�Q（MAC）が適しているため、小さなDSPを�j量に集積している。
ニューラルネットワークでは、基本的に1個のニューロンに積和演�Q（データ×�_み）が�H数ぶら下がる�H入��1出��のパーセプトロンをモデルにしている。ただし、出��が1つでも�H数のニューロンにデータを伝達していくため、電子�v路のファンアウト出��が出ているようなモデルを使っている。このため、AIチップやIP�v路では、積和演�Q（MAC: Multiply Accumulation）を�H数並べた構�]をしている。元々GPU（グラフィックスプロセッサ）にはMACが集積されており、しかも��並�`と言えるほど小さなGPUコアが集積されているため、NvidiaのGPUがニューラルネットワークの演�Qによく使われている。
しかし、MACを集積している点ではDSPも同じだ。DSPは積和演�Q専��のマイクロプロセッサだからである。ただし、これまでのDSPは、演�Q�@度を�_��するため、32ビットを基本の単�@度として64ビットの倍�@度などの�@密な演�Qに向けられていた。DSPは、FFT（高�]フーリエ変換）などのような通信モデム演�Qに向いていた。しかし、AIニューラルネットワークに使うニューロンモデルでは、高�@度よりも小さなMACを��常に�H数並べる�気�向いている。このため、8×16ビットとか7×7ビットのような小さなDSPをニューロンの数だけ�j量に集積している。
もともとDSPコアをセールスポイントとしてきたIPベンダーのCEVAは、最�ZAI向きの小��模・�j量のDSP�v路を並べたIPコアを先行してリリースしてきた。�O動運転�Zなど画�鞠Ъ韻里茲Δ扮���では、�@��のDSPというよりは画�機Ρ��誼�のDSPコアとしてCEVA-XM4����や、さらに映�気叛@��ディープラーニング��のDSPコアとしてCEVA-XM6����がある。6月には、ドローンやロボット向けのAI SoCを設��している中国のファブレス半導��メーカーArtosyn Microelectronicsにライセンス供与したと発表している。
図1 Flex LogixのAI��IPコアEFLX4K AIシリーズには数��個の小さなDSPを集積 出�Z：Flex Logix Technologies社
これに�瓦�Flex Logix Technologies社がリリースしたAI��IPコア（EFLX4K AIシリーズ）は、数��個のDSPコアと�U御�v路を集積しており、ニューラルネットワーク演�Q専��の�v路となっている。CEVAのようなDSPコアを主��としてきた企業と違い、Flex Logixは組み込みFPGA（eFPGAと�}ぶ）を主��としてきた。そのアーキテクチャは、�H数のDSPコア＋FPGAのIPコアとなっている。
AIのアルゴリズムでは、今は画�気箟��鞠Ъ韻箍嗣m認識のようなパターン認識に�R�`が集まっているため、�Qみ込みニューラルネットワークに適したMAC�v路が�H��されてきた。しかし、ディープラーニングのニューラルネットワークは人間の�j�N皮��をモデル化したもので、�j�N皮��は��覚や聴覚、行動�U御、言語認識などをつかさどる組�Eと言われている。�Nはそれ以外にもストーリー性のあるエピソードを記憶している�L�[や、�}�Bや身��の運動を�@緻に�U御する小�Nなど他の組�Eも�Hい。今後、�Nをどのようにモデル化するかによって、ニューラルネットワークのモデルだけが適しているとは限らない。どのようなモデルにも専���v路で表現できるデバイスがFPGAであるから、アルゴリズムやその�U御を�v路で表現するFPGAを残したうえで��並�`のDSPを集積したデバイスは今後も�擇�残る可��性は高い。
今�vFlex Logixがライセンス可�Δ�IPコアとしてリリースしたEFLX4K AI eFPGAコア����は、8ビットのMACや16ビットMACを�O�yに構成可�Δ砲覆辰討�り、例えば16×8ビットなども可�Δ任△襦�EFLX4K AIコアは16nmプロセスなら441個の8ビットMACを�eつ1.2平��mmのコアとなり、1GHzで動作する。MAC演�Qのスピードは、ワーストケースで441 GMAC/秒のスループットを�eつ。7×7ビット構成にすると22 TMAC/秒という性�Δ��uられるとみている。IPコア内の配線には同社のXFLX配線�\術を使って�C積効率が高く、かつ再構成可�Δ��v路を構成できるという。
このIPコアを使ってSoCを設��する場合には、EFLX Compilerが使え、�J�Tのソフトウエアフローがサポートしている。このコアは6〜8ヵ月あればどのようなプロセスへもインプリメントできるという。Flex Logixは元東��のエンジニアだった古�册���が日本法人の社長を��める会社。
