Intel、Xeonプロセッサのアクセラレ〖タFPGAを魯」リリ〖ス
Intelは、呵奪FPGAで茍廓をかけ、陵肌いでニュ〖スリリ〖スを券山している。8奉30泣には10nmのAgilex FPGA∈哭1∷を嘎年杠狄に叫操を幌め、8奉懼杰にはFPGA烹很アクセラレ〖タカ〖ド∈哭2∷をリリ〖スした。鼎に、遍換が腳い脫龐でもCPUの砷操を汾負(fù)させるためにFPGAを蝗ったアクセラレ〖タとして漂く。
哭1 Intel介の10nmFPGAを叫操 叫諾¨Intel Corp.
哭2 IntelのFPGA烹很アクセラレ〖タカ〖ド(布の輥いモジュ〖ル嬸尸)
IntelのAgilex FPGAは10nmプロセスで侯瀾した呵黎眉のFPGAで、CPUのXeonプロセッサを輸うアクセラレ〖タとして蝗われる。すでにMicrosoftやColorado Engineering、Mantaro Networks、Silicomなどに叫操し幌めている。このIntel AgilexファミリFPGAは、Intelの悸劉禱窖EMIB∈embedded multi-die interconnect bridge∷の懼に3D SiP∈silicon in package∷で菇喇されている。このヘテロチップを1パッケ〖ジに礁姥するSiP禱窖はアナログICやメモリ、カスタムコンピュ〖テイング、カスタムI/O、Intelが傾箭したeASICを礁姥できる。しかもFPGAで菇喇されたデジタル攙烯をeASICのストラクチャ〖ドASICにスム〖ズに敗乖材墻なような潔灑を渴めている。
このチップの拉墻は、これまで呵光のStratix 10 FPGAと孺べて40%拉墻が光い。あるいは票じ拉墻なら40%久銳排蝸が你い。呵絡(luò)の黎渴拉は、海稿券山されるCXL∈Compute Express Link∷をサポ〖トしている爬だ。CXLインタ〖フェ〖スを蝗えば、キャッシュとメモリコヒ〖レンシを積ちながら肌坤洛のXeonプロセッサと儡魯できるようになる。
附覺のStratix 10は、サ〖バ〖のアクセラレ〖タカ〖ドPAC D5005をコンピュ〖タメ〖カ〖HPE∈Hewlett Packard Enterprise∷のサ〖バ〖≈PE Proliant DL 380 Gen 10∽サ〖バ〖に烹很され、叫操された。サ〖バ〖柒のスロットに汗すだけで蝗えるわけだが、FPGAをカスタマイズするための倡券茨董であるアクセラレ〖ションˇスタックも捏丁する。この倡券茨董ではXeonプロセッサとFPGAの尉數(shù)をプログラミングできる。
これまでのIntelのFPGA Arria 10 PACでは拉墻や排蝸跟唯が顱りない、リアルタイムで悸乖できるビデオトランスコ〖コ〖デックやAI∈ディ〖プニュ〖ラルネットワ〖ク∷を蝗った不蘭のテキスト步などに羹く。不蘭のテキスト步ではデ〖タを辦刨にどっと流り哈む瓢侯があるためGPUよりも拉墻が光いとしている。毋えばGPUだと16ビットの赦瓢井眶爬遍換しかできないところを、FPGAを蝗えば8ビットの臘眶遍換や、痰綠なゼロ遍換を負(fù)らすスパ〖ス拉を光めるなど、ディ〖プラ〖ニングに努した攙烯の呵努步ができる。
