Western Digital、4ビット/セルの768Gビット3D-NANDフラッシュを倡券
澎記メモリと煌泣輝供眷を鼎銅しているWestern Digitalは、64霖の3D-NANDフラッシュ禱窖を蝗った、4ビット/セルの768Gビット∈96Gバイト∷メモリを倡券した∈哭1∷。驕丸と票じ眶のメモリセルを積つ3ビット/セルのNANDフラッシュだと、メモリ推翁は512Gビット∈64Gバイト∷だったが、これよりも50%籠裁した。
哭1 Western Digitalが倡券した4ビット/セル數(shù)及の3D-NANDフラッシュ
これまでは3D-NANDでは3ビット/セルが呵光泰刨であり、驕丸のプレ〖ナ房2肌傅NANDフラッシュでは、4ビット/セルはWestern Digitalが倡券していた。驢ビット/セル禱窖は、プロセス弄には票じセルの眶を脫いながら、辦つのセルをいくつかに尸充して推翁を籠やす數(shù)恕。奶撅の1ビット/セルだとオンかオフを1と0に碰てはめていたが、驢ビットはそれを尸充して濕妄弄なセル眶を籠やさずにビット眶を籠やす數(shù)恕だ。
毋えば1ビットは、排富排暗3Vで1を、0Vで0に灤炳してきた。2ビット/セルでは2ビット∈すなわち1ビットのオンとオフ、もう1ビットのオンとオフ∷という4つの覺輪が澀妥になるため∈すなわち00、01、10、11∷として、毋えば3Vを11、0Vを00に灤炳させるとそれらの粗を尸充して、2Vを10、1Vを01に灤炳させて、4つの覺輪を?yàn)幢丹护皮い俊?ビット、すなわち2の3捐は8つの覺輪を侯り叫す?jié)驻ⅳ搿?Vが111、2.56Vが110、2.13Vが100、とどんどん嘿かく尸充していき、メモリ覺輪を侯り叫していた。4ビット/セルだと2の4捐、すなわち16の覺輪に尸充しなければならない。3Vの1111から、0Vの0000まで16の覺輪で4ビット尸を山附するのだ。
そうなると、オン/オフ孺が嘿かすぎて1と0のマ〖ジンが潤(rùn)撅に豆くなる。このため、驢ビット/セルの禱窖では、メモリビット眶の疙り檸賴攙烯ECCが風(fēng)かせない。Western Digitalは、NANDフラッシュのECCや、票じビットばかりを部刨も今き垂えない士潔步禱窖などを崔むメモリコントロ〖ラ禱窖が庭れているといわれる。このほど、WDが券山したプレスリリ〖スには、どのようにして悸附したのかについては卡れていない。
票家は海攙倡券したテクノロジ〖をBiCS3 X4と鈣んでおり、この4ビット/セル禱窖を肌の96霖の3D-NANDにも蝗っていくと揭べている。8奉にカリフォルニア劍サンタクララで倡號(hào)されるFlash Memory Summitでは、BiCS3 X4禱窖で侯ったリム〖バブル瀾墑とSSD∈染瞥攣ディスク劉彌∷を斧せるとしている。NANDフラッシュ禱窖は、プロセス弄に士燙から惟攣へと羹かい、さらに1ビットのメモリセルに驢ビットを菇喇する禱窖、それを賴撅に瓢侯させるためのコントロ〖ラ禱窖、と肋紛ア〖キテクチャレベルまで崔めた頂凌になっていくようだ。
徊雇獲瘟
1. Western Digital Announces Four-Bits-Per-Cell (X4) Technology on 3D NAND (2017/07/24)
