Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

Xilinx、クラウド、ビジョン、IIoT、5Gのメガトレンドに官す

FPGAメーカーのXilinxがARMコアのCPU、GPU、メモリなどを集積したSoCである、「Zynq」に加え、FPGAアクセラレータ応と共に、四つのメガトレンド(図1)に官できるUをDえた。すなわち、クラウドコンピューティング、組み込みビジョンシステム、工業IoT、そして5Gモバイルネットワークに向けた官をしたことになる。

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx


XilinxのZinqは、k般的なCPUやASICv路、メモリにFPGAを集積したもの。CPUを内鼎靴討い襪燭瓮愁侫肇Ε┘官が可Δ覆Δ┐法▲蓮璽疋Ε┘△妊スタマイズしたい場合はFPGAで差別化v路を設できる。同社は、O社のポートフォリオを「オールプログラマブル」と}んでいる。また、差別化v路やソフトウエアで独Oのアルゴリズムを作る場合にプログラミングモデルも開発するためのSDxと}ぶソフトウエア定Iの設環境も提供する。これによって、スマーター(より賢く)、コネクテッド(インターネットと接)、差別化の_要なつのファクタをeつを作るサポートを行う。

四つのトレンドの内、クラウドでは、ストレージとネットワーキング、コンピューティングをさらに高]化するアクセラレータをeつため、CCIx(Cache Coherent Interconnect for Accelerators)インターフェースの仕様策定に向け、コンソーシアムを組むことを5月に発表していた。これは、ARMコアとPower、X86のQアーキテクチャをサポートするインターフェースの仕様であり、異なるISA(命令セットアーキテクチャ)で動作するプロセッサがアクセラレータとメモリ(HBM)を共~できるようにするシステムである。つまり、ARMプロセッサとx86、あるいはコグニティブコンピューティングのPowerアーキテクチャ、どのアーキテクチャでもアクセラレータは同kメモリを共~できるようになる。エコシステムを構成している(図2)。


図2 CCIxインターフェースのエコシステム 出Z:Xilinx

図2 CCIxインターフェースのエコシステム 出Z:Xilinx


HBM(High Bandwidth Memory)はH数のDRAMをTSVで接してスタックする\術である。クラウドサーバーやスーパーコンピュータなど、データセンターで使うコンピュータをさらに]くするためのアクセラレータを使うシステムでは、DRAMモジュールはもはやI肢に残らず、HBMで高]化することでI/Oのボトルネックを解消する(図3)。TSVの長を最も擇せる応となる。


図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx

図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx


アクセラレータは、CPUへの負担をらすために設ける演Q専のv路であるが、FPGAで作すれば、CPUのタスクから独立しているため、CPUの負荷をかけずにシステムを高]化できる。データセンターではアクセラレータとしてFPGAを使うケースが\えている。Xilinxによると、世cのトップ7jj模のデータセンターの内、3社が採し、2社がh価中だとしている。

データセンターのアクセラレータやGPUなど、CPUをう形のプロセッサはCPUとメモリを共~していなければ、キャッシュとしてのヒット率が下がり演Q]度はぐっと落ちてしまう。このため、CCIxはオープンな組Eだが、設立されるiにIBMはPower 8を使った同様なメモリ共~のためのCAPI、nVidiaはNVLinkインターコネクトというプロトコルをTしていた(参考@料1)。XilinxはCAPIもサポートすると述べている。

Xilinxは、FPGAだけではなく、CPUやメモリGPU、FPGAv路を集積したSoCにもを入れていく。演Q主のアクセラレータではFPGAで専演Q_に向けるが、それ以外のトレンド、ビジョンシステムやIIoT、5Gモバイル通信ネットワークでは、同社の代表的なSoCであるZynqにを入れる。ビジョンシステムは、クルマや工場などでを認識し、分析するためにCPUとFPGAをWするだけではなく、H数のイメージセンサを統合するセンサフュージョン(センサハブともいう)にも使う。

IIoTでは、工場の攵奟率、飛行機の\料JのI約などの`的でIoTをWし、リアルタイムでデータ解析し、顧客の価値を創]する。例えば、FPGAv路でセンサフュージョンを構成し、データ解析はARMコアで行う。さらにW性とセキュリティも確保するためのv路も内鼎垢襦

5Gの通信システムでは、データレートの高]化(最j10Gbps)だけではなく、低(レイテンシ1ms)、そして低消J電、という要求性Δある。ZynqのようなCPUとFPGAで、それぞれソフトウエア、ハードウエアで要求性Δ鮗存修靴討い。5Gワイヤレスシステムの試作にはすでにFPGAがHされている。5Gはまだ格が流動的である屬法Q国の容周S数帯域がバラバラであるため、FPGAでもCPUでもフレキシブルに官できる。

半導プロセスとしてのインパクトは、これらの4jトレンドの他にある。Xilinxは10nmをスキップしていきなり7nmプロセスに飛ぶという。Xilinxは、28nmから20nm、16nmへと実績を積んできたが、この後は10nmへ行かずに7nmへいく。]はもちろん、TSMCが担当する。


参考@料
1. Chip Upstarts Get Coherent with Hybrid Compute, The Next Platform (2016/05/23)

(2016/06/29)
ごT見・ご感[
麼嫋岌幃学庁医 2021晩昆醍狭| 嶄猟忖鳥晩昆冉巖| 天胆娼瞳菜繁間寄| 怜匚撹繁涙鷹牽旋窒継篇撞| 撹繁眉雫娼瞳篇撞壓濆杰| 忽恢秉斤斛濆杰| imim5.vip| 撹繁窒継爾秤篇撞| 消消消消忝栽嶄猟忖鳥| 恷除窒継嶄猟忖鳥mv壓澣舐| 冉巖牽旋篇撞利峽| 拍麓晩昆匯曝屈曝眉曝壓濆杰| 忽恢av匚匚散匯曝屈曝眉曝| 互賠撹繁訪a谷頭窒継利嫋| 忽恢娼瞳嶄猟忖鳥壓| 91牽旋匯曝屈曝| 爺爺忝栽爺爺忝栽弼壓| 嶄忽析繁握篇撞| 晩恢岱鷹窒継匯触屈触壓| 消消娼瞳繁曇嶄猟狼双| 天胆videos自瞳| 冉巖姙槻爺銘a壓| 襖謹勸潤丗篇撞利峽| 窒継A雫谷頭涙鷹窒継篇撞遍匈| 析徨議寄ji依cao棒低| 忽恢冉巖娼瞳晩昆忝栽利| 撹繁窒継仔利嫋| 忽恢寔糞岱斤易娼科| 2022恷仟忽恢壓| 忽坪溺繁島咳頼屁篇撞| chinese18忽恢互賠| 劑娼議硫依忽囂井畠鹿壓濆杰| 嶄猟忖鳥冉巖天胆壓濂賛 | 忽恢冉巖娼瞳bt爺銘娼僉| 91晴篇撞壓| 忽恢晩昆娼瞳匯曝屈曝壓濆杰寛シ | www.湘弼篇撞| 弌h頭壓濂シ| 匯雫谷頭窒継鉱心音触篇撞| 撹定晩昆頭av壓瀝嫋| 嶄猟忖鳥及4匈|