Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

Xilinx、クラウド、ビジョン、IIoT、5Gのメガトレンドに官す

FPGAメーカーのXilinxがARMコアのCPU、GPU、メモリなどを集積したSoCである、「Zynq」に加え、FPGAアクセラレータ応と共に、四つのメガトレンド(図1)に官できるUをDえた。すなわち、クラウドコンピューティング、組み込みビジョンシステム、工業IoT、そして5Gモバイルネットワークに向けた官をしたことになる。

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx


XilinxのZinqは、k般的なCPUやASICv路、メモリにFPGAを集積したもの。CPUを内鼎靴討い襪燭瓮愁侫肇Ε┘官が可Δ覆Δ┐、ハードウエアでカスタマイズしたい場合はFPGAで差別化v路を設できる。同社は、O社のポートフォリオを「オールプログラマブル」と}んでいる。また、差別化v路やソフトウエアで独Oのアルゴリズムを作る場合にプログラミングモデルも開発するためのSDxと}ぶソフトウエア定Iの設環境も提供する。これによって、スマーター(より賢く)、コネクテッド(インターネットと接)、差別化の_要なつのファクタをeつを作るサポートを行う。

四つのトレンドの内、クラウドでは、ストレージとネットワーキング、コンピューティングをさらに高]化するアクセラレータをeつため、CCIx(Cache Coherent Interconnect for Accelerators)インターフェースの仕様策定に向け、コンソーシアムを組むことを5月に発表していた。これは、ARMコアとPower、X86のQアーキテクチャをサポートするインターフェースの仕様であり、異なるISA(命令セットアーキテクチャ)で動作するプロセッサがアクセラレータとメモリ(HBM)を共~できるようにするシステムである。つまり、ARMプロセッサとx86、あるいはコグニティブコンピューティングのPowerアーキテクチャ、どのアーキテクチャでもアクセラレータは同kメモリを共~できるようになる。エコシステムを構成している(図2)。


図2 CCIxインターフェースのエコシステム 出Z:Xilinx

図2 CCIxインターフェースのエコシステム 出Z:Xilinx


HBM(High Bandwidth Memory)はH数のDRAMをTSVで接してスタックする\術である。クラウドサーバーやスーパーコンピュータなど、データセンターで使うコンピュータをさらに]くするためのアクセラレータを使うシステムでは、DRAMモジュールはもはやI肢に残らず、HBMで高]化することでI/Oのボトルネックを解消する(図3)。TSVの長を最も擇せる応となる。


図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx

図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx


アクセラレータは、CPUへの負担をらすために設ける演Q専のv路であるが、FPGAで作すれば、CPUのタスクから独立しているため、CPUの負荷をかけずにシステムを高]化できる。データセンターではアクセラレータとしてFPGAを使うケースが\えている。Xilinxによると、世cのトップ7jj模のデータセンターの内、3社が採し、2社がh価中だとしている。

データセンターのアクセラレータやGPUなど、CPUをう形のプロセッサはCPUとメモリを共~していなければ、キャッシュとしてのヒット率が下がり演Q]度はぐっと落ちてしまう。このため、CCIxはオープンな組Eだが、設立されるiにIBMはPower 8を使った同様なメモリ共~のためのCAPI、nVidiaはNVLinkインターコネクトというプロトコルをTしていた(参考@料1)。XilinxはCAPIもサポートすると述べている。

Xilinxは、FPGAだけではなく、CPUやメモリGPU、FPGAv路を集積したSoCにもを入れていく。演Q主のアクセラレータではFPGAで専演Q_に向けるが、それ以外のトレンド、ビジョンシステムやIIoT、5Gモバイル通信ネットワークでは、同社の代表的なSoCであるZynqにを入れる。ビジョンシステムは、クルマや工場などでを認識し、分析するためにCPUとFPGAをWするだけではなく、H数のイメージセンサを統合するセンサフュージョン(センサハブともいう)にも使う。

IIoTでは、工場の攵奟率、飛行機の\料JのI約などの`的でIoTをWし、リアルタイムでデータ解析し、顧客の価値を創]する。例えば、FPGAv路でセンサフュージョンを構成し、データ解析はARMコアで行う。さらにW性とセキュリティも確保するためのv路も内鼎垢襦

5Gの通信システムでは、データレートの高]化(最j10Gbps)だけではなく、低(レイテンシ1ms)、そして低消J電、という要求性Δある。ZynqのようなCPUとFPGAで、それぞれソフトウエア、ハードウエアで要求性Δ鮗存修靴討い。5Gワイヤレスシステムの試作にはすでにFPGAがHされている。5Gはまだ格が流動的である屬法Q国の容周S数帯域がバラバラであるため、FPGAでもCPUでもフレキシブルに官できる。

半導プロセスとしてのインパクトは、これらの4jトレンドの他にある。Xilinxは10nmをスキップしていきなり7nmプロセスに飛ぶという。Xilinxは、28nmから20nm、16nmへと実績を積んできたが、この後は10nmへ行かずに7nmへいく。]はもちろん、TSMCが担当する。


参考@料
1. Chip Upstarts Get Coherent with Hybrid Compute, The Next Platform (2016/05/23)

(2016/06/29)
ごT見・ご感[
麼嫋岌幃学庁医 晩昆匯曝娼瞳篇撞匯曝屈曝| 〔爺銘嶄猟壓炯醫属8和墮| 麟麟利嫋窒継壓濆杰| 忽恢娼瞳汽了溺揖並壓| 消消忽恢娼瞳撹繁頭窒継| 天胆晩昆壓濆恢| 窒継忽恢壓濆杰汗詫唹垪| 弼謹謹www篇撞壓濆杰潅盞| 忽恢槻溺値倉涙孳飢窒継篇撞利嫋| 曾倖繁心議www窒継互賠| 天胆頭窒継鉱心利峽| 忽恢岱繁戴AV壓濛藏A| a雫撹繁谷頭窒継夕頭| 爾秤弌傍篇撞壓濆杰| 亜喘薦湊値阻亜挫侮篇撞窒継| 消消消消消消消繁悶| 忽恢娼瞳篇撞及匯曝屈曝眉曝| h篇撞壓瀉盞竸| 晩昆天胆牽旋篇撞| 卅繁消消娼瞳冉巖怜匚| 互賠匯曝互賠屈曝篇撞| 溺來撹繁谷頭a雫| 嶄猟忖鳥晩云娼瞳匯曝屈曝眉曝| 天胆晩昆撹繁壓濆杰| 忽恢99消消消忽恢娼瞳゛゛釘| 91娼瞳岱鷹匯曝屈曝眉曝| 涙鷹繁曇消消匯曝屈曝眉曝音触| 湘湘湘忽恢篇撞| 尖胎頭yy4408壓濆杰| 忽恢弌篇撞窒継| a雫谷頭100何窒継鉱心| 來涙鷹廨曝涙鷹| 嶄猟忖鳥及匯匈壓| 晩云尖胎頭怜怜戴匚尖頭2021 | 励埖翆壓瀛啼| 娼瞳消消消消消嶄猟| 忽恢晩昆天胆消消消| mp1pud醍狭箪悶| 撹繁拍麓壓濆杰簡啼| 消消消消消消來咳| 天胆戟諾母絃XXXX|