元々、A-D/D-Aコンバータ等のデータコンバータ����に�咾�Analog Devices Inc. (ADI)は、モデムのデジタル変調アルゴリズムを演�QするDSP（デジタル信�･廛蹈札奪機砲盞eっている。加えて、RFに�咾�Hittiteを�A収することで、文�C通りアンテナからデジタルまでを1社で実現できる。

2015�Q暮れのマイクロ�Sの専門�t��会MWE2015において、ADIは無線通信のアンテナからデジタル処理�v路のビットまで、さまざまな周�S数帯域について�t���颪鮓�せた。インターネットとつながるデバイスでは無線すなわちRFを使うテクノロジーが圧倒的に�Hい。RF以外だとADSLや光ファイバなどの�~線しかない。モバイルの世�cはほぼ100%RF�\術が使われていると言っても言い�圓�ではない。

ところがRFの世�cは、�k般的なアナログやデジタルとは違い、マクスウェル電磁�c�究�式の世�cであり、�Sとしての性��を理解しておく��要がある。例えばアンテナは、空間を伝わる電�Sを�\幅する「共振�_」であり、�k般の細くて丸い配線はインダクタンス成分をいっぱい含み電磁�Sを放出する「送信機」である。このため、周�S数を合わせる（共振させる）チューナーでは、インダクタンス（L）とリアクタンス（C）を試行�惴軼�に何度も合わせてみる��要があり、調�Dに時間がかかる。さらにアンテナからLNA（ローノイズアンプ）、局�霹�振�_、フィルタなどの�v路には、LやCの成分を�H数含むため、電磁�Sの反�o、吸収の様子を�瑤襪燭瓩離好潺好船磧璽函�sパラメータ）をチェックする��要がある。要は、電磁�Sの��識がなければ設��できない。

もしRF�v路に煩わされることなく、デジタルに集中できるのなら、通信機を組み込んだIoT機�_などの開発期間はずっと�]くなる。RF�v路の周�S数調�Dコスト（ローディング時間）がぐっと��る。

もちろん、通信�\術はRFだけではない。周�S数変換して検�Sしたアナログ信�､筌妊献織訖��､亙冂粥�modulate）されているため、復調（demodulate）しなければならない。変復調�_を両�vのかしら文�Cを�Dって、モデム(modem)と�}ぶ。ADIはA-Dコンバータやモデム�\術も�eつため、RFのHittiteを�}に入れることで、アンテナからビットまで��ての�\術を提供できるようになったのである。このおかげで、ITやデジタル機�_の設���vは、通信�\術を�瑤蕕覆�ても�O分の�u�Tな�\術に集中できる。通信�v路�霾�はまるで「レゴブロック」のように通信�v路モジュールをはめ込むだけで済む。

今�v、アナデバが�t��会で見せた����をいくつか紹介すると、24GHzのミリ�S帯向けレーダー向けのチップセットADF5901(2チャンネルの送信�v路)とADF5904（4チャンネルの�p信�v路）、ADF4159（FM-CWは発�效�PLL）などを使い、小型化した。RF�v路に��要なチップは��てADIが提供し、デジタル信�ｽ萢�のモデムやデータ�Dり込みはFPGAを�W��する。ADIはオーストリアのINRAS社と共同開発しフェーズドアレイアンテナを��いて小型レーダーシステムを開発した。クルマの衝突防�V��レーダーの�x場を狙う。

ﾅ星通信やはやぶさ2など宇宙での通信��のKaバンド(30GHz帯)のアップコンバータ送信機も�t��した。これはLバンド（1GHz帯）の入��信�､�30GHz帯にアップコンバートする送信機である。このRFモジュールもHittiteのモジュール�\術である。

さらに今後の5Gモバイル通信向けの60GHzトランシーバチップセットもある。57~66GHzのミリ�S通信に使うチップで、HMC6300アップコンバータとHMC6301ダウンコンバータで構成されている。5G時代のスモールセルや基地間のバックホールに向けてGbpsのデータレートを実現する通信機�_に使われるRFチップセットソリューションだ。Gbpsのデータレートを実現するためにミリ�Sという��高周�S�\術だけではなく、デジタル変調としても256QAMまでの高い変調�擬阿眈W��する。チップは4mm×6mmのBGAにパッケージングされ、SiGeプロセスで高周�S出��を提供する。ベースバンドからRFまでを1チップで実現した。

ADIはさらに、VSWR（電圧定在�S比）�R定�_や、ソフトウエア無線（SDR：software-defined radio）、データコンバータとFPGAとをつなぐ新しい高�]シリアルインターフェースJESD204を使った1Gsps（サンプル/秒）という高�]のサンプリングレートに�官�する��格ボードなどを��した。JESD204��格は、��来のCMOSやLVDSに変わるCML（current mode logic）を�W��したインターフェースで、サンプリングレートが高�]になるにつれ、CMOSでは消�J電��が��容できなくなるために作られたもの。ADIは高�]データコンバータを�}�Xけているため、この��格採��に積極的だ。