Analog Devices、デュアルDSPコア、専��FFTなど集積したSoCを開発
Analog Deviceは、久々に新しいデュアルコアDSPベースのSoC、「ADSP-SC58x」(図1)を開発、サンプル出荷をしている。これまでの「SHARC」プロセッサと比べ、動作時の消�J電��が2W未満で、電��効率、すなわち消�J電��に�瓦垢訐��Δ�5倍以�屬判j幅に�屬欧�。これまではオーディオプロセッサ����を主としていたが、今�vの開発により�H軸モータ�U御も可�Δ砲覆辰�。
図1 ARMコアとデュアルDSPコアSHARC+を集積したAnalog Devices のSoC 真ん中にある�jきなBGAパッケージのIC（19mm角）
今�vのSHARC+プロセッサは、DSPプロセッサというよりも、ARM Cortex-A5コアを�U御��プロセッサとして使い、デュアルDSPコアを�@��の演�Q�_（級数�t開の積和乗�Q�_）として使うSoCである(図2)。��来ならDSPで処理していたようなFFT（高�]フーリエ変換）/逆FFT演�Qと、デジタルフィルタ（FIRおよびIIRフィルタ、モータ�U御��SINCフィルタ）、さらにモータ�U御に使う高調�S解析エンジンを専��のハードウエア�v路で実現、集積した。これらの専��アクセラレータの信�ｽ萢�を�]めるためにDMA（Direct Memory Access）も集積した。加えて、A-D/D-Aコンバータに使う��同期型サンプルレートコンバータ、セキュリティを高める暗�ｲ愁┘鵐献鵑盻言僂靴�。周辺機�_とつなげるためのI/OとしてPCIeやGigabitイーサーネット、USB2.0などのインターフェースも満載した。
図2 ARM Cortex-A5コアと2個のSHARC+コアなどを集積したADSP-SC589 529ピン、19mm角パッケージに封�Vされている 出�Z：Analog Devices
ビデオや音�mのコーデックなどに使うFFT演�Qを専��のハードウエア�v路で実現したため、��常に高�]になり、1024点の複素FFT演�Qを行う場合、わずか5µsと�]く、今�v開発されたDSPのSHARC+と比べ、スピードは5倍、電��効率は10倍にもなったとしている。SHARC+の性�Δ�5.4GFLOPS、1.8GMACSだが、専��のFFT/逆FFTアクセラレータの性�Δ�、最�j18GFLOPSだとしている。プロセスには40nmCMOSを�W��。
�U御��プロセッサとしてCortex-A5を��んだのは、マイコン向けのCortex-M、リアルタイム�U御向けのCortex-Rシリーズと比べて、DSP�U御としての性�Δ函�2W未満の消�J電��、コストとのバランスが良いからだとしている。Cortex-A5は浮動小数点演�Qもサポートしており、DSPの�U御にも向く。さらにサム・ネイルを作るというような軽い演�Qにも使える。ARMのコアを使う以��、CPU周辺のバスにはARMが提案したAXIバスを採��している。さらに高�]性�Δ板秕嫡J電��を両立させるため、キャッシュメモリの容量を�\やし、SHARC+コア当たりL1キャッシュを640Kバイト（パリティチェック��き）とし、もう�kつのDSPコアとの共�~メモリとしてのL2キャッシュを256Kバイト（ECC��き）とした。ARMコア、SHARC+コアとも最�jクロック周�S数は450MHzで、消�J電��の�菘世�らこれ以�峭��]性は��要ないと判��した。
演�Qだけではなく、�Z載オーディオや�噞��モータ�~動の�U御などに外�陲離魯奪�ーなどからの侵入を防ぐためにセキュリティを確保した。まず、セキュリティキーをOTP（One-time Programmable）メモリでプログラムできるようにした。��にセキュアブートをかける場合に��くなることがあるため、OTPでユーザのソフトを守りながら、��動を�]められる。暗�ｲ修砲�AES128、256、DES/3DESなどのアルゴリズムや、SHA-1とSHA-2のHASH関数などを��いた。
この新����SoC、ADSP-SC58xの開発ツールも提供する(図3)。実績のあるEclipse統合開発環境（IDE）をベースにしたツール「CrossCore Embedded Studio」によって、ARMとSHARC+をシームレスに統合している。ここでは、IDEとデバッガー、C/C++コンパイラ、アセンブラやリンカーなどを搭載している。また、LinuxやリアルタイムOSのμCをサポートし、さらにマルチコアを最�j3コア同時にプログラムできる。ARMコアと二つのSHARC+コアを3つの「プロジェクト」として管理する。ハードウエアの開発キット(図4)も提供する。
図3 ADSP-SC58xシリーズ向けの統合開発環境 出�Z：Analog Devices
図4 ADSP-SC58xのハードウエア開発ツールEZ-KIT LITE(�}�i)と、JTAGエミュレータICE-1000(後ろ��)
オーディオプロセッサとして使う例では、12チャンネルのD-Aコンバータと8チャンネルのコーデックを外��けし、さらにパワーアンプを20個�~動し20��のスピーカから音を出し、複数個のマイクなどを使う�Z載アンプの例を��している。�Z載��では音�m入��のためのノイズキャンセラ��にマイクも��数��要になる。DSPはオーディオ信�､離潺�シングや、プリ/ポスト処理に使う場合もある。
また、�H軸モータ�~動にも使う。SHARC+に�v転�U御��のアルゴリズムをプログラムし、アイソレーションを介して�~動�v路を動かし、さらにパワーMOSFETやIGBTなどのトランジスタを�~動しモータの�v転を�U御する。このSoCはDSPが2個入っているので、2軸�U御までだが、このDSPを並�`に接��して�H数のモータを�~動できる。つまり拡張性がある。
今�vの����シリーズでは、ADSP-SC58xの他に、ARMコアを内�鼎靴覆�ADSP-2158xシリーズもサンプル出荷している。これらの量��は2016�Q中ごろの予定。ADIは今後もさらに最適化されたシステムレベルの性�Δ肇灰好箸��△┐拭�ADSP-SC5x/215xシリーズを提供するため、現在設��中である。
