図1　Latticeの�eつ3�|類の主������　iCE40(左)、MachXOS3(中央)、ECP5(��)　出�Z：Lattice Semiconductor

Latticeは、スピードと俊敏さ（Speed & Agility）をモットーとして、数�殴札鵐筏蕕両�型のiCE40シリーズと、5〜15ドル級のECP5����、その中間2〜5ドル級でI/O当たりの価格が最も低いMachXOS3����シリーズに��を入れてきた（図1）。「1ドルにも満たないFPGA（iCE40など）は、億単位で販売する����であり、FPGAのマクドナルドと考えてよい」と同社CEOのDarin Billerbeck��（図2）は言う。

図2　 Lattice社CEOのDarin Billerbeck��

今�v、Latticeが発表したFPGAは、高性�Δ忘播�化しながら小型化を維�eするECP5����。10mm×10mmの小さなプラスチックパッケージに200以�屬�I/Oピンを配��し、8万5000個のLUT（look up table）ロジックエレメントとSERDES（直並�`変換）インターフェースを集積している。3.25Gbpsの高�]インターフェースで消�J電��は0.25W��度に収めている。高�]インターフェースとして、LVDSやDDR3、PCI Express、Gigabit Ethernetなどに�官�し、3.25Gbpsを確認している。

応��としては、スモールセルなどの携帯基地局��にデジタルフロントエンドASIC/ASSPのコンパニオンチップとして使う。通信��の独�Oインターフェースを設けたり、ベースバンドモデムやアナログフロントエンドのインターフェースなどをLUTなどで作り出したりすることで差別化できる。デジタルフロントエンドのASIC/ASSPには、DUC/DDC（digital up conversion / digital down conversion）や、パワーアンプに入��する�S形を�U限するCFR（Crest Factor Reduction）などの�v路を内�鼎靴討い襪燭瓠�ECP5にもそれらに�官�する�v路を集積している。

プロセスは40nmだが、28nmの他社����と比べて小型にできるという。85kのLUTでは配線が�~単になり最適化できるためとしている。またDSPも集積しており、ビデオコーデックやイメージ信�ｽ萢�プロセッシング機�Δ鮗存修靴笋垢ぁ�チップサイズは7.0mm×6.6mmで、Cuピラーを形成したフリップチップで実�△垢襦平�3）。Diamondと�}ぶ開発ツールや、IP/リファレンス設��ツール、ハードウエア開発ボードを���Tしている。

図3　40nmプロセスでも小さなFPGA　出�Z：Lattice Semiconductor

構成可変のミクストシグナル����
もう1社のSilegoは、これまでディスクリートや�Y��ロジックなどの����を��き換えるビジネスを行ってきた。「今は��2フェーズに入った」と同社マーケティング担当VPのJohn McDonald��(図4の左)は述べる。��に同社が��を入れてきたミクストシグナルアレイのGreenPAKシリーズをCMIC（Configurable Mixed-signal IC：シーミックと発音）と�@��け、機�Δ鮑遒蠶召垢海箸里任�る����と位����けた。

図4　Silego社マーケティングVPのJohn McDonald��(左)とマーケティングディレクタのNathan John��

図5では、プログラマブルな半導������を集積度の高い順にFPGA、マイコン、CMICと��した。FPGAはハードウエアをプログラムで変えるのに�瓦靴董▲泪ぅ灰鵑魯愁侫肇Ε┘△鬟廛蹈哀薀爐垢襪海箸琶僂┐襯妊丱ぅ垢任△蝓�CMICはマイコンよりも�~単にハードで機�Δ��O�yに変えられるデバイスと位����けている。

図5　Silegoの����はマイコンよりも�~単にプログラムできる　出�Z：Silego

GreenPAKは、不ｧ発性メモリを基本とするプログラマブルなミクストシグナルICで、開発ツールに�{�^すると、ほんの数分でプログラム構成できるという。4ビットあるいは8ビットのマイコンやグルーロジック、レベルシフター、リセット信�｡�電圧モニターなどの機�Δ�1チップに搭載する。マイコンの�U御機�Δ魯好董璽肇泪轡鵑納存修垢襦�もちろん、��来のディスクリートや�Y��ロジックの集積化も可�Δ任△襦�最小のICはGreenPAK3（SLG46110V）で、ICパッケージは1.6mm×1.6mm×0.55mm(厚)の12ピンSTQFNタイプである。

このICにはアナログ����、デジタルロジック、プログラマブルな配線、フレキシブルなI/O、発振�_、不ｧ発性メモリが集積されている。これほど小さなプログラマブルデバイスは�T在しないという。不ｧ発性メモリには低コストにするためOTP（One time program）を採��している。単価は、100万個�P入時で12セント(12��)と�Wい。

これほどまでに小さな����が��要とされる分野は、ウェアラブル端��やスマートフォンなど、小型化の要求が厳しいところである。機�Δ箸靴董▲螢札奪��U御や電源のシーケンス、バッテリモニター、ウォッチドッグタイマー、タイミング信�ﾈ��昊_などがある。設��ツールGPAK Designerソフトと�@��開発ボードを���Tしている。

図6　CMICの売り�屬欧呂海�1〜2�Q���\している　出�Z：Silego

このGPAKファミリは4�Q�iに最初の����を出荷して以来、����で10億個出荷を記�{したという。��に、2013�Qの出荷数は4億2000万個と���\、売り�屬欧��Pびた(図6)。中国での監��カメラ��とモバイルタブレット��に売れたとしている。0.18µmCMOSプロセスで設��、���]はファウンドリに依頼している。

参考�@料
1. 新しい�x場開��が可�Δ砲覆辰�FPGA業�c、チャンスと脅威が共�T(2) (2010/05/19)