アルテラ、ハイエンドからローエンドまで��て同時に28nmプロセスを採��
アルテラは、ローエンドからミッドレンジ、ハイエンドに渡る広いアプリケーションに向けたFPGAを28nmプロセスで�k気に作ると発表した。これまでは、微細化プロセスはハイエンドから始まり、ミッドレンジ、ローエンドへとマイグレーションしてくるのが普通だった。今�vは��てのクラスを�k気に28nmへと�eってくる。
図1 アルテラの28nm低価格Cycloneから高性��Stratix、ASIC��Hardcopy����群
アルテラが進めるのは、低コスト・低消�J電��のCyclone Vシリーズ、ミッドレンジのArria Vシリーズ、ハイエンドのStratix Vシリーズ、そしてFPGAのソフトウエア�@��をそのまま�擇�せるASICのHardcopy Vシリーズの4���|である。
アルテラが広�J囲な����ポートフォリオを最先端の28nmプロセスからいきなり揃えるのにはわけがある。まず、28nmプロセスを開発していた��湾のTSMCのプロセスが使えるようになってきたことだ。TSMCは、低コストで低消�J電��向けのLP（low power）プロセスと高性�Δ淵魯ぅ┘鵐�����向けのHP（high performance）プロセスを提供できるようになった。加えて、FPGAが�u�Tとしてきた分野のトランシーバ（入出��インターフェースの�~動�v路）����において、ローエンドの600Mbpsから、PCI-Expressの5Gbpsの拡張入出��インターフェース、さらにハイエンドな10Gbpsのバックプレーンと28Gbpsの��ハイエンドのビデオ伝送や����レーダーなどのインターフェースまでの要求に応えられるようになったからである。
��にプロセス�\術的には、28nmからhigh-k＋メタルゲートの組み合わせ�\術を使えるようになってきたため、プロセスマージンが�\加した。40nmまではゲート絶縁膜は相変わらずSiO2�Uだったことからトンネル電流が�\加するため�┣祝譴鯒�くできなかった。high-k絶縁膜ゲート材料と、フラットバンド電圧を�屬欧蕕譴襯瓮織襯押璽箸鯑各�できたため、低消�J電��はもちろん、Vthを下げて高性�Ε廛蹈札垢砲垢襪海箸皺��Δ砲覆辰拭�このプロセス�屬硫���のおかげで、28Gbpsという高�]トランシーバ�v路でも消�J電��は200mWに押さえることができた。
少容量ならオンチップメモリでバス幅を広げることはさほど�Mしくないが、�j容量の外�陬瓮皀蝓爾鬟汽檗璽箸靴茲Δ箸垢襪肇丱紘�を広げ、しかも高�]の伝送レートでの送�p信が��要となる。例えば低消�J電��版のMobile DDR仕様では、����のナイトビジョンゴーグル向けに400MHzのDDR3やLPDDR2を��いる。これがミッドレンジの応��になると例えばビデオスイッチャーとして533MHzでDDR3のメモリーが��要となる。40Gbpsや100GbpsのGビットイーサネット仕様のスイッチでは、800MHzのDDR3やQDR II+などの広いバンド幅が求められる。
����ポートフォリオの拡充には、システムIPの拡充も��要となり、アルテラは先月Avalon Microelectronicsを�A収、OTN（光伝送ネットワーク）向けに1.2Gbpsから100GbpsまでのデータレートをサポートするIPを�}に入れた。これらのIPを使いハイエンド����では光�S長�H�_機�_への応��を�`指し、いかに早くIPをSiにインプリメントするか、を念頭に��き、シリコン実証済みIPの開発を進めている。
