アルテラ、ハイエンドからロ〖エンドまで鏈て票箕に28nmプロセスを何脫
アルテラは、ロ〖エンドからミッドレンジ、ハイエンドに畔る弓いアプリケ〖ションに羹けたFPGAを28nmプロセスで辦丹に侯ると券山した。これまでは、腮嘿步プロセスはハイエンドから幌まり、ミッドレンジ、ロ〖エンドへとマイグレ〖ションしてくるのが舍奶だった。海攙は鏈てのクラスを辦丹に28nmへと積ってくる。
哭1 アルテラの28nm你擦呈Cycloneから光拉墻Stratix、ASIC脫Hardcopy瀾墑凡
アルテラが渴めるのは、你コストˇ你久銳排蝸のCyclone Vシリ〖ズ、ミッドレンジのArria Vシリ〖ズ、ハイエンドのStratix Vシリ〖ズ、そしてFPGAのソフトウエア獲緩をそのまま欄かせるASICのHardcopy Vシリ〖ズの4墑鹼である。
アルテラが弓認跋な瀾墑ポ〖トフォリオを呵黎眉の28nmプロセスからいきなり路えるのにはわけがある。まず、28nmプロセスを倡券していた駱涎のTSMCのプロセスが蝗えるようになってきたことだ。TSMCは、你コストで你久銳排蝸羹けのLP∈low power∷プロセスと光拉墻なハイエンド瀾墑羹けのHP∈high performance∷プロセスを捏丁できるようになった。裁えて、FPGAが評罷としてきた尸填のトランシ〖バ∈掐叫蝸インタ〖フェ〖スの額瓢攙烯∷瀾墑において、ロ〖エンドの600Mbpsから、PCI-Expressの5Gbpsの橙磨掐叫蝸インタ〖フェ〖ス、さらにハイエンドな10Gbpsのバックプレ〖ンと28Gbpsの畝ハイエンドのビデオ帕流や煩脫レ〖ダ〖などのインタ〖フェ〖スまでの妥滇に炳えられるようになったからである。
潑にプロセス禱窖弄には、28nmからhigh-k≤メタルゲ〖トの寥み圭わせ禱窖を蝗えるようになってきたため、プロセスマ〖ジンが籠裁した。40nmまではゲ〖ト冷憋遂は陵恃わらずSiO2廢だったことからトンネル排萎が籠裁するため煥步遂を泅くできなかった。high-k冷憋遂ゲ〖ト亨瘟と、フラットバンド排暗を懼げられるメタルゲ〖トを瞥掐できたため、你久銳排蝸はもちろん、Vthを布げて光拉墻プロセスにすることも材墻になった。このプロセス懼の猖簾のおかげで、28Gbpsという光廬トランシ〖バ攙烯でも久銳排蝸は200mWに病さえることができた。
警推翁ならオンチップメモリでバス升を弓げることはさほど豈しくないが、絡推翁の嘲嬸メモリ〖をサポ〖トしようとするとバス升を弓げ、しかも光廬の帕流レ〖トでの流減慨が澀妥となる。毋えば你久銳排蝸惹のMobile DDR慌屯では、煩脫のナイトビジョンゴ〖グル羹けに400MHzのDDR3やLPDDR2を脫いる。これがミッドレンジの炳脫になると毋えばビデオスイッチャ〖として533MHzでDDR3のメモリ〖が澀妥となる。40Gbpsや100GbpsのGビットイ〖サネット慌屯のスイッチでは、800MHzのDDR3やQDR II+などの弓いバンド升が滇められる。
瀾墑ポ〖トフォリオの橙郊には、システムIPの橙郊も澀妥となり、アルテラは黎奉Avalon Microelectronicsを傾箭、OTN∈各帕流ネットワ〖ク∷羹けに1.2Gbpsから100Gbpsまでのデ〖タレ〖トをサポ〖トするIPを緘に掐れた。これらのIPを蝗いハイエンド脫龐では各僑墓驢腳怠達への炳脫を謄回し、いかに玲くIPをSiにインプリメントするか、を前片に彌き、シリコン悸沮貉みIPの倡券を渴めている。
