SICASの��1四半期データ分析から見えてくる、半導���噞の�j(lu┛)きな流れ（2）
2011�Q��1四半期におけるシリコンICの�攵��ξ�・実投入��数のデータにおいて、MOS ICのμm別のデータが�C白い��向を��(j┤)していることに気が��いた。それは、MOS ICの�攵��ξ�も投入数も0.12μm以�屬世箸曚棆�ばいで推�，靴討い襪里��瓦靴董�0.06μmから0.12μm未満までのウェーハは��(f┫)衰、0.06μm未満のウェーハは�\加��向を��(j┤)していることだ。
図1 μm別MOS ICの�攵��ξ�と�n働率 出�Z：SICAS
図2 MOS ICのμm別の�攵��ξ�と実投入��数(�屬�ら、最も微細な60nm未満、60〜80nm、80〜120nm、0.12〜0.2μm、0.2〜0.4μm、0.4〜0.7μm、0.7μm以�屬凌���) 出�Z：SICAS
図1はMOS IC����の動向をμm別に�攵��ξ�と実投入��数でみたものだが、����的には0.06μm(60nm)未満のICは�攵��ξ�も実投入��数も�Pびている様子がわかる。また、60nm未満ではないウェーハプロセスのICは共�Tし��けているように見える。
しかし、μm別データをそれぞれ見ると(図2)、最初に述べた��向があることが読みとれる。リーマンショック後の2009�Q��3四半期以�Tでは60nm未満のプロセスウェーハだけが��実に�Pびているが、60nm〜80nmプロセス、80nm〜120nmプロセスのウェーハは�攵��ξ�、実投入��数共に次��に��(f┫)っている。ところが、0.12μm〜0.2μm、0.2〜0.4μm、0.4〜0.7μm、0.7μm以�屬離廛蹈札垢離ΕА璽呂魯蝓璽泪鵐轡腑奪�から�v復した後は�攵��ξ�、実投入数ともに維�eしているのである。
カギはArFレーザーの�S長
なぜか。その境�`を左��するのがリソグラフィ�\術である。ArFレーザーの�S長は193nm、すなわち0.193μm。�S長よりも細いレジストパターンを加工する場合には、パターンの幅��(sh┫)向の光はマスクの開口�陲貌�りにくく、パターンの長さ��(sh┫)向は入りやすい。このため、パターンが常に�k定��(sh┫)向に向いていれば加工しやすいことになる。130nm辺りから�S長の影�xが出始め、90nmになるとマスクパターンを�T��して望むようなレジストパターンが�Wけるように、いわゆるOPC（optical proximity correction）����処理を行う。
さらに65nm、40nmと微細化され�v路が複雑になると、プロセスバラつきと、�a(b┳)度や電圧などの変動が相まって��常に動作しなくなる恐れも�\してくる。このため、マスクパターンの�T��はEDAの段階から行い、いわゆるDFM（design for manufacturing）としてレジストパターンがブリッジを��こしやすい個所など不良になりやすい個所をホットスポットとして予め設定しておき、パターンを�T��しておく��要がある。このマスクパターンの�T��作業は気の遠くなるほどの複雑で膨�j(lu┛)にあり、微細化と共にコストや作業量が�j(lu┛)きくかかりすぎるようになる。このためEDAツールは�L(f┘ng)かせない。
40nm、32nm、28nm、20nmとさらに微細化が進むと、DFMの作業はとてつもなく�j(lu┛)変になる。しかし、28nmや20nmといった最先端の微細加工�\術は他社には実現できないため�j(lu┛)きな差別化�\術となりうる。このため最先端のプロセスを開発しているIDMのインテルやサムスン、東��などとファウンドリのTSMCやグローバルファウンドリーズは惜しげもなく1000億��単位の投�@を行い、他社との優位性を保とうとしている。
�k��(sh┫)、0.2μm以�屬�ArFレーザーの�S長よりも長いパターンは、このような�C倒なことは行わなくても�T図した通りのマスクパターンで設��図ができる。マスク設��の改��に次ぐ改��に工数を�Dられることはない。その代わり、こういった緩いパターンで�M負できる半導��メーカーは��加価値の高い機�Δ箚覯萠�、独�Oのアルゴリズムといった�\術マーケティング��を売り�颪砲靴討い襦�
つまり最先端の微細化でリードするか、微細化とは無縁の緩いプロセスを使い機�Δ箚覯萠�(マーケティング��)で�M負するか、いずれかの時代になってきたということだ。中��半端なプロセスこそ、65nm、90nmなどである。だからウェーハ投入量が下がりつつあるといえる。40nmは間もなくこの仲間になり下がる。
また微細化プロセスは、かつての「世代」とは違う。90nm、65nm、45nm、32nm、などへと進むはずだったが、今や中��半端なプロセスをスキップして、いきなり微細化へと飛ぶことが�Hい。3〜4�Q�i最初にインテルがAtomプロセッサを出してきた時、Atomは45nmプロセスで設��されたが、そのコンパニオンチップは130nmプロセスで作られていた。もちろんこのコンパニオンチップは90nm、65nmをスキップした。FPGAメーカーのラティスセミコンダクターは65nmチップの次には28nmチップへと飛ぶ予定だ（参考�@料1）。
ファブライト戦�Sが�e(cu┛)ういのは、この中��半端なプロセスに�w執していることだ。微細化を進めるか、�\術マーケティング��を高めるか、どちらかしか半導��メーカーの�擇�る�Oはあり�u(p┴ng)ないことをSICASの統��は教えている。
参考�@料
1. 65nmの次は28nmデザインを推進するラティス、日本のファウンドリは�x場喪失 (2011/05/25)
