Intel、�\術ロードマップを発表、2025�QにTSMCを�{い�sく
Intelがこれからのプロセスとパッケージング�\術の2025�Qまでのロードマップを発表した。プロセス���]�\術とパッケージング�\術の両��(sh┫)を?q┗)�かし、Intel 7からIntel 4、Intel 3、Intel 20A、さらにIntel 18Aと�}ぶプロセスノードを設定し2025�Q以�Tも�t望した。CEOのPat Gelsinger��（図1）は�rんに「Intel is back」という言��を連発した。
図1 Intel CEOのPat Gelsinger�� 出�Z：Intel Corp.
2月にGelsinger��が��任してIntelに戻ってくるまで、財��出身の�iCEOは研�|開発投�@に二の�Bを踏んでいたため、エンジニアたちのモチベーションは下がり、��社したエンジニアも�H数いた。�i任のCEOはワンポイントリリーフと見られていた。�i任�vの�iのCEOが不�C�@動で��めたことでCEOになっただけだったからだ。�噞�cからも、�\術のわかる新しいCEOを求める�mが�屬�っていた。
Gelsinger��は��任早々、IDM 2.0��(sh┫)針を�]ち出し、テクノロジー企業のIntelはもっと���]プロセス�\術に��を入れることを訴求した（参考�@料1）。今�vの発表は、IDM 2.0の�X況と新ロードマップの発表で����的にこれからのテクノロジーの��(sh┫)向を��す場となった。
IntelのSuper FinFETの10nmプロセス（参考�@料2）は、メタルピッチはTSMCの7nmプロセスと同等であったが、Intelの��(sh┫)が��れている、というイメージを�mめ込まれてきた。現在、10nmプロセスは、アリゾナ工場、オレゴン工場、イスラエル工場で量��しており、「うまくいっている」とGelsinger��は述べている。このプロセスと比べると7nmノードに相当するIntel 7プロセスは、性�Δ�10〜15%�屬�っているという。
Intel 7プロセスはトランジスタレベルの最適化を図り、歪や材料の改良などで電子の走行�]度を�屬欧燭函�同社�\術開発�靆腓離轡縫�VP兼ジェネラルマネージャーのAnn Kelleher��は述べている。エネルギー�U(ku┛)御を改��しパワーデリバリ�\術も改良したことで、今�Q後半にはクライエントPC向けのAlder Lake����が出てくるという。またデータセンター��のSapphire Rapidsは2022�Q��1四半期にリリースされる予定だという。
さらに4nmノードに相当するIntel 4プロセスを使うクライエント向けMeteor Lake（メティアレイクと発音）����は、2021�Q��2四半期に、テープインに入りコンピュータタイル（チップレット）を���]する。データセンター向けにはGranite Rapids����を���Tしている。
Intel 4ではEUVを使っていく。IntelはASMLとは長い間、共同で開発してきたという歴史があるとして、EUVマスク���]のドイツIMS nanofabrication社とも�k緒にやってきた。これからのEUVパートナーとして、Applied Materials、東�Bエレクトロン、Lam Researchの�@�iも�屬欧拭�EUVの先は高NA�\術を使うEUVになると見る。
Intel 3は2023�Q��2四半期での実現を�`指し、トランジスタの性��/Wは18%向�屬垢襪箸いΑ９眄��Ε薀ぅ屮薀蠅筌疋薀ぅ崚杜�の�\加、配線メタルスタックの最適化、EUVリソグラフィの�W(w┌ng)���\�咾覆匹龍\術を使う。
図2 ゲートオールアラウンド構�]のRibbon FET�\術 出�Z：Intel Corp.
TSMCに�{いつくのはIntel 20Aからだ。ここでの20Aは20Å（オングストローム）ノードを��唆するネーミングとなっている。このノードでは、ゲートオールアラウンド構�]のRibbon FETトランジスタアーキテクチャ（図2）と、PowerViaと�}ぶ新しい背�C電源ラインを使うパワーデリバリーネットワーク(図3)を使う。これらの新�\術は、90nmでの歪シリコン、45nmでのハイKメタルゲート、22nmでのFinFET、10nmでのSuperFinFET�\術に��く、新テクノロジーとなるという。
図3 電源ラインをトランジスタの下�笋帽柔�するPowerVia�\術 信��(gu┤)ラインはトランジスタより�屬列H層配線層に形成する 出�Z：Intel Corp.
PowerVia�\術はトランジスタの下�笋離丱襯��笋謀展札薀ぅ鵐優奪肇錙璽�を構成し、信��(gu┤)ラインは、トランジスタの���笋俣H層配線として構成する�\術である。2024�QにはIntel 20Aノードを�△─�2025�Q初めにはIntel 18Aを開発するという��画だ。
Intelは、パッケージング�\術においてもこれまでは平�C�屬離船奪彳瓜里鮠�さな再配線チップで接��するEMIB（イーミブと発音）�\術や、チップをTSV（Through Silicon Via）でスタックする3D-IC のFoveros（ファベロスと発音）�\術を��してきた。��にFoveros�\術をEMIBと組み合わせて横��(sh┫)向に�t開するFoveros Omni、さらにはハンダボールではなく銅ピラー同士でチップ間を接��していく3D-ICのFoveros Direct�\術などへと発�tさせる��画だ。Sapphire Rapids����ではレチクルサイズの2倍のチップとなるが、EMIBの����で�Y��パッケージ����と比べ、バンド幅が2倍、電��効率は4倍となる��画だ。
狙いはこれまでのTSVによるチップペネルティを最小限にするとともに、電源ラインもさまざまな��(li│n)�I肢を���Tすることだ。またFoveros Directでは銅ピラーのI/Oピッチを25µmと微細化し、バンプ密度を10k接��/mm2へと�屬殴丱鵐鰭�の広い配線を���]できるようにする。これらは2023�Qまでにメドをつけ、ヘテロプロセッサの集積や機�Ε屮蹈奪�レベルのパーティショニングを可�Δ砲靴討い�。Letiやimec、IBMとパッケージでも共同開発を行っており、��(j┤ng)来への�t開に�O信を�eっている。
IntelのIDM 2.0は�Oらもファウンドリサービスを提供するとしているが、Lab to Fabのパイプライン、すなわちファウンドリサービスIFS（Intel Foundry Service）を�盜颪伐��Δ繭t開する。�邵澹楜劼�100社を��えているが、今�vは2社を紹介した。
IFSで最初の顧客はAWS（アマゾンウェブサービス）だという。ここではデータセンターのインフラ向けのパッケージソリューションで提供するという。AWSはすでに�O�iのチップGraviton IIを使っており、Intelとのコラボチップはその次の����ではないかとみられる。
また、�@�iを出しても良い顧客としてQualcommも�屬欧拭�QualcommのCEOであるCristiano Aman��が「Intel 20AのRibbonFETとPowerVia�\術にワクワクしている」と述べたコメントを披露した。Amon��は�盜颪砲�いて先端ファウンドリを使えることを喜んでいるとした。Qualcommは、モバイルコンピューティングのプラットフォームをIntelと共同で�攵�することになりそうだ。
Gelsinger��は、今のところ2社の�@�iしか出せないが、�噞��と�O動�Z��の半導��で�Bし合い中だと述べている。2024�QにはTSMCに�{いつき、2025�Qにはファウンドリのリーダーにもなると�T欲的だ。オンライン会見では、パッケージングやプロセスの責任�vも登場しており、いずれも�O信に満ちた発言を行っている。
参考�@料
1.「Intelの200億ドル投�@は、���]���啣修累M(j━n)の口」、セミコンポータル (2021/03/25)
2. 「Intelの11世代プロセッサ、微細化よりもFinFETと�H層配線に工夫」、セミコンポータル (2020/09/04)
