Semiconductor Portal

» ブログ » インサイダーズ » Kのエンジニアb点

Intelマレーシア見学記(5):CPUテスターは後工工場で内されていた!

Intelマレーシア2vと3v(参考@料1、2)でCPUテスターをいくつか紹介したが、これらのテスターやテストマザーボードは、機密洩防Vのため、Intelマレーシア後工工場で内されていた。Intelマレーシア見学記の最終vとなる今vは、CPUテスターの]の様子を^真で紹介しよう。最後に、おまけでベールに包まれている不良解析ラボについても紹介する。

(1)CPUテスターおよびテストマザーボード]

マレーシアのペナンの幹澆離泪譟屡にあるクリム・キャンパスには、システムインテグレーション&マニュファクチャリングサービス(SIMS)と}ばれる業靆腓同居しており、SMT(表C実\術)というプリント基に電子を表C実△垢が並んで、IntelのCPUやGPUなどの最終テスト時に要なマザーボードおよびこれらを搭載したテストシステムをマレーシア工場内陲]していた。SIMSでは、プレ・シリコン向けのシミュレータ基も]され、盜颪呂犬畧つc中のCPUの開発拠点に提供されているという。CPUテスターやそのためのマザーボードをマレーシア工場で内するのはIntel社外にの秘密が洩しないためだという。


(1-1) High Density Modular Tester

最初に、CPUチップのシステムレベルテストを行うための「High Density Modular Tester(HDMT)」の]現場を紹介しよう。これはCPUの基本性Δ鬟謄好箸垢である。


図1 テスターマザーボード(試作段階)へ}作業で電子の⊂および検h 出Z:Intelマレーシア工場

図1 テスターマザーボード(試作段階)へ}作業で電子の⊂および検h 出Z:Intelマレーシア工場

図2 テスターマザーボード(試作)の電気的性チェック 出Z:Intelマレーシア工場
図2 テスターマザーボード(試作)の電気的性チェック 出Z:Intelマレーシア工場


図3 High Density Modular Testerの組み立て現場 出Z:Intelマレーシア工場

図3 High Density Modular Testerの組み立て現場 出Z:Intelマレーシア工場


図4 HDMTを4段積み屬欧篤虻邀稜中 出Z:Intelマレーシア工場

図4 HDMTを4段積み屬欧篤虻邀稜中 出Z:Intelマレーシア工場


(1-2) System Level Tester

System Level Testerは、外けGPU、SSDなどのストレージデバイス、USBなどのQ|周辺機_との連携動作を、Windowsなどの実在OSでの動作下で実際のコンピュータに収まったXと極めてZいXで動作試xを行う最終段階のテスターである。


図5 SLT外茵―儘Z:Intelマレーシア工場

図5 SLT外茵―儘Z:Intelマレーシア工場


図6 流れ作業のテスター量] 出Z:Intelマレーシア工場

図6 流れ作業のテスター量] 出Z:Intelマレーシア工場


(1-3) High Density Burn-In(HDBI)Tester

High Density Burn-In(HDBI)Testerは、完成したCPUチップを実際に低a/高aXにしたり、定格よりも高い電圧をXけたりして、基本動作試xを行うために使われるテスターである。1ので数のCPUを並行してテストできるようになっている。


図7 High Density Burn-In(HDBI)Tester外茵 出Z:Intelマレーシア工場

図7 High Density Burn-In(HDBI)Tester外茵 出Z:Intelマレーシア工場


図8 HDBIテスターマザーボード:厚くて_くて耐X 出Z:Intelマレーシア工場

図8 HDBIテスターマザーボード:厚くて_くて耐X 出Z:Intelマレーシア工場


図9 HDBIテスター攵墇場 出Z:Intelマレーシア工場

図9 HDBIテスター攵墇場 出Z:Intelマレーシア工場


(2) 不良解析ラボ

ペナンキャンパスには不良解析ラボがあり、テスターで不良となったCPUチップの不良原因{及作業が行われていた。ウェーハレベルの不良解析も行っており、不良解析情報は盜颯レゴンΔ粒発・試作チームにフードバックされる。


図10 不良解析作業 出Z:Intelマレーシア工場

図10 不良解析作業 出Z:Intelマレーシア工場


図11 不良チップ表Cのa度分布を荵,垢襪燭瓩亮S数ロックイン・サーモグラフ 周S数をw定してa度分布をR定できるようになっている 出Z:Intelマレーシア工場

図11 不良チップ表Cのa度分布を荵,垢襪燭瓩亮S数ロックイン・サーモグラフ 周S数をw定してa度分布をR定できるようになっている 出Z:Intelマレーシア工場


図12 不良CPUチップの内陲隆戮鮓―个垢覡音S顕微 出Z:Intelマレーシア工場

図12 不良CPUチップの内陲隆戮鮓―个垢覡音S顕微 出Z:Intelマレーシア工場


図13 不良解析を待つ300mmシリコンウェーハ;Core Ultraプロセッサ(開発コード:Meteor Lake)のマザーウェーハ(チップレットを搭載するための配線シリコン基)と思われる 出Z:Intelマレーシア工場

図13 不良解析を待つ300mmシリコンウェーハ;Core Ultraプロセッサ(開発コード:Meteor Lake)のマザーウェーハ(チップレットを搭載するための配線シリコン基)と思われる 出Z:Intelマレーシア工場


Intelが、ベールに包まれていた後工工場をここまでPC関連メディアにo開したのは初めてのことだという。EUVリソグラフィを初めて使したAI機ε觝 PCCore Ultraプロセッサ(12月発売予定)がなかなか発表されず、Q内発売をeぶむmが屬っていたが、Intelは、12月14日の発売開始に向けて順調に組み立てられていることをアピールしたかったようである。

参考@料
1. K、「Intel最jのマレーシア後工工場のクリーンルームに入ってきた!」、セミコンポータル (2023/09/26)
2. K、「12月発売予定のIntel Core Ultraプロセッサ組立・テスト現場を見てきた!」、セミコンポータル (2023/10/11)

Hattori Consulting International代表/国際\術ジャーナリスト K
ごT見・ご感[
麼嫋岌幃学庁医 膨拶娼瞳篇撞壓灑西鍛盞儿杰 | 忽恢嶄猟忖鳥壓瀉盞儿杰| 182tv娼瞳篇撞壓濂シ| 翆翆繁繁訪繁繁恂繁繁耶| 忽恢麼殴牽旋壓| 胆溺利嫋弼壓濆杰| 寄僥伏秤詑壓| 某肱app窒継和墮利峽序秘ios| 晩昆嶄猟忖鳥窒継| 冉巖延蓑総窃匯曝屈曝眉曝| 際際弼供秕綻致杠藁縱| 忽恢槻溺値倉涙孳飢窒継篇撞利嫋 | 膨拶comwww恷仟仇峽| 醍狭惚恭勧箪娼瞳屈眉曝| 挫槻繁壓瀛啼www郊利| 消消91宸戦娼瞳忽恢2020| 敢晩勸潤丗溺溺| 窒継壓瀛啼客伺| 析査弼析査遍匈a冉巖| 忽恢怜匚涙鷹牽旋壓濘翰嫋| 冉巖励埖忝栽宿秤翆翆| 蝕兵黙祐議弌弌雑碩3| 消消消消99娼瞳撹繁頭編心| 垰答窒継篇撞殴慧窒継| 冉巖繁撹窮唹壓濆杰翰| 娼瞳忽縞消消消消999襖謹勸| 忽恢娼瞳匯曝消消| 91序秘築孟洋壓濂シ| 涙鷹娼瞳晩昆嶄猟忖鳥| 消消娼瞳忽恢冉巖AV醍狭藍嗔否| 天胆怜匚娼瞳消消消消消惜咳| 冉巖牽旋匯曝屈曝眉曝| 際際夊匚匚夊涙鷹嶄猟忖鳥| 窒継互賠晩云嶄猟| 仔弼窒継匯雫頭| 忽恢母溺匯曝屈曝眉曝励埖翆| 2022恷仟忽恢壓| 忽恢互賠窒継壓| 99消消窒継忽恢娼娼瞳| 涙鷹怜匚繁曇匯曝屈曝眉曝音触篇撞| 消消娼瞳匯曝屈曝眉曝av|