図1　Intelマレーシア後工��工場ペナンキャンパスの���]施設　出�Z：著�v撮影

12月14日に発売されるCore Ultra（開発コード�@Meteor Lake）は、チップレットや2.5D/3D-ICを使った先端パッケージで出来ており、このCPUチップレットは、�盜颯�レゴン�Δ粒�発試作ラインでEUVリソグラフィを使って���]されている。9月29日にはアイルランド工場でもIntel 4プロセスノードでの量��を開始する式�Zを行ったばかりである (参考�@料2)。

図2　ペナン��にあるアセンブリ��クリーンルーム　出�Z：Intel

クリムキャンパスでダイシングとソートを経てテストに合格したダイは,ペナンキャンパスに送られて,アセンブリと最終テストが行われる。

(1)アセンブリ工��
アセンブリの最初の工��では、ダイを�~機�`脂��基��に載せて�X処理して電気的に接��した�屬�,ダイ周辺と基��のダイの隙間をエポキシ�`脂で�戮Α平�3〜5）。これによって、ダイをしっかりと基��に�w定するとともに耐�X性、耐水性、耐薬��性、耐�t性を��加する。

図3　�~機�`脂基��にCore Ultraプロセッサのダイを載せる����の内�陝―儘Z：Intel

図4　その作業は�O動化されているが、�`��とトレイの搬送は�}動　出�Z：Intel

図5　（データセンター向けXeonプロセッサ��の）ダイ周辺をエポキシ�`脂で�戮辰帥~機�`脂基��　出�Z：Intel

ダイの周辺へのエポキシ�`脂の塗布�X��を�`��で検�hした後（図6）、�X伝導材をダイ表�Cに塗布してから、表�Cに放�X��のヒートスプレッダを�aり��けるという工��で組み立てられる。ただし、Meteor Lake のようなクライアントPC向けプロセッサにはヒートスプレッダは�⊂�されない。

図6　Core Ultra プロセッサダイの周辺へのエポキシ�`脂塗布�X��を�`��検�h　出�Z：Intel

(2)最終テスト工��
完成したプロセッサ（図7）は、まずバーンインテスト（高�aでの検�h）をおこなう。高�aで定格よりも高い電圧を印加してストレスを加えた�X��で基本動作試�xを行う（図8）。その後、�k連の電気的テストを行い、CPUに�△錣覺靄楜��Δ���て��常に動作するかどうかをチェックする（図9）。

図7　完成したトレイに載った20個のCore Ultraプロセッサ　出�Z：Intel

図8　ロボットがダイを搭載した�~機�`脂基��をバーンイン����（奥に位��しており見えない）へ�〜�　出�Z：Intel

図9　テスト工��　出�Z：Intel

そして最後に、「Platform Performance Validation（PPV：プラットフォームとしてのパフォーマンス検証）」を行う（図10）。ここでは、実際にエンドユーザーが使う環境を�[定したテストを行なう。外��けのGPUやSSDなどのストレージデバイスなど�Q�|周辺機�_を実際につないだハードウェア�屬如�WindowsなどのOSを動作させて、CPUが問��なく動くのかを確かめる。つまり、プロセッサが実際のPCに収まった�X��に極めて�Zい環境で動作試�xが行われ、合格した����だけが、マレーシアのペナンキャンパスから世�c中の顧客に出荷される(図 11)。

図10　PPV工��　出�Z：Intel

図11 プロセッサ����の梱包・出荷工��　出�Z：Intel

次�vのIntelマレーシア工場見学記（��4�v=最終�v）では、後工��プロセス以外の�靆隋淵妊競ぅ鵑�よび開発ラボ、不良解析ラボ、テスター���]�靆腓覆鼻砲鮠匆陲靴茲�。

参考�@料
1. �K����、「Intel最�jのマレーシア後工��工場のクリーンルームに入ってきた!」、セミコンポータル (2023/09/26)
2. �K����、「Intel 4の量��を開始したアイルランドのIntel Fab 34には��数のEUVが導入」、マイナビニュースTECH+ (2023/10/02)