�盜颪筌▲ぅ襯薀鵐鼻▲ぅ好薀┘襪��i工��工場から送られてきたシリコンウェーハからダイに切り出しトレイに並べてSingulated Die Sort Tester（SDX）と�}ばれるソータで合否を��別し、合格��だけテープに封入し映画フィルムのようにリールに巻きとるまでの工��を、ペナン��の�幹澆遼榲擇離�リム・ハイテク工業団地（マレーシア・ケダ�Ε�リム）にあるIntelマレーシア工場クリム・キャンパスで行っている。社内でKMDSDP(KuliM Die Sort Die Prep)とよばれる���]施設である。なお、�^真撮影や�{音機材やノートの�eち込みは禁�Vされたため、�^真は著�v撮影と表記されたもの以外はIntelから提供されたものである。

(1)ダイ・プリパレーション

KMDSDPに納��されたウェーハ(図1、2)は、まず裏�C研磨で薄��化し、ダイシングテープで接��保�eされる。このような�X��のシリコンウェーハは、(図3)によりダイにカットされ（ダイシングともスクライビングとも�}ばれる）（図4）、ロボットによりダイを収容するトレイに�O動的に�〆椶気譴�(図5、6)、次のソート（合否判定��別）工��に�〜�される。

図1　ダイシングテープで接��保�eされたシリコンウェーハ　出�Z：Intel

図2　ダイシング�iのウェーハの最終�`��検�h　出�Z：Intel

図3　ずらりと並んだレーザーを��いたダイシングマシン群　出�Z：Intel

図4　ロボットがダイシングの済んだウェーハからダイを1個ずつ�Dり出して専��トレイに収納　出�Z：Intel

図5　ダイを収納する専��トレイ、�f国��の文�Cが見える。トレイは��いFOUPボックスに収納されて搬送される　出�Z：クリーンルーム外で�t����トレイを著�v撮影

図6　�Dり出したダイをトレイに�〆椶垢�����群　出�Z：Intel

(2)ダイソート

ダイの電気的�R定を行うソート����（Singulated Die Sort Tester、SDX）(図7)は4段5�`の配��された20��のテストセル(図8)で構成され20個のダイを同時にテストできるようになっており、ここで不良��や低性����を��別する。テストセルにはテスト��基��が収納されており、テスト����のCPU/GPUごとに基��を�~単に差し��えられるように基��に�Dっ�}がついている。なお、このテスト��基��(図9)やテストセルは、社内（マレーシア工場SIMS�靆隋砲覇���され、社外への情報��洩を防いでいる。

図7　（�屐縫瀬ぅ謄好肇轡好謄燹淵瀬ぅ宗璽拭����C、（下）ダイテストシステムの�i�C　出�Z：Intel

図8　ソータシステムのテストセル　出�Z：Intel

図9　20��のテストセルそれぞれに収納されている�O家��テスト��基��　出�Z：Intel

(3)トレイからキャリアテープへ

ダイソートで合格したダイのみキャリアテープへ封入されて（図10、11）、ペナン��にあるアッセンブリ工��へ送られる。

図10　ソータとキャリアテープ封入工��間を走行する�O動搬送�Z（AGV）　出�Z：Intel

図11　合格したダイは判定グレードごとにキャリアテープに封入され、映画のフィルムリールのような形�Xのリールに巻き�Dられてペナンキャンパスのアセンブリ最終テスト工��へ送られる。　出�Z：Intel

次�vは、ペナンキャンパスのMeteor Lakeアッセンブル + 最終テスト工��を紹介しよう。