Semiconductor Portal

» セミコンポータルによる分析 » \術分析

高濃度Si基を楉姪填亡韶としてMEMSに応

スウェーデンに本社をくSilex Microsystems社は、高濃度シリコンウェーハを使い、柱のSi楉姪填砲鮖弔擬阿TSV(through silicon via)\術を開発、MEMSパッケージングへの応をした。

これは、B^率の低い(高濃度)シリコンウェーハに直径35μm〜200μmのビアを残して、その周りを幅15μm〜20μmに渡って溝をEり、その溝をウェーハを楉未垢襪泙如△りぬくというわけだ。できた溝を絶縁膜でmめ尽くす。このようにして真ん中の高濃度シリコンが楉姪填砲箸覆襦


楉姪填亡韶


Silexはこの\術をSemiconductor International日本版主のMEMSセミナーで発表した。楉姪填砲鬟船奪廚離椒鵐妊ングパッド霾に形成したり、楉姪填砲世韻離船奪廚CMOSv路だけのチップとを張り合わせたり、あるいは楉姪填砲MEMS霾を張り合わせたりするなど、さまざまな応の可性をした。シリコン同士の張り合わせはX膨張係数が同じであるため信頼性が高い。

Silex社は、現在6インチ・ウェーハを使するMEMS専門のファウンドリ。2000Qに設立され、すでに60社の顧客と100|類以屬MEMSを]した実績をeつ。同社セールスディレクタのMagnus Rimskogによると、2008Qには8インチラインを作るという。今vのTSV電極を構成するチップあるいはウェーハをスターティング材料として供給する。

楉姪填砲蓮△泙坤疋薀ぅ┘奪船鵐阿納辺に溝をEることから始まる。ボッシュプロセスと}ばれるエッチングとデポジションを繰り返しながら、均kな幅の溝をEっていく。はアルカテルだという。溝をEるのにかかる時間は数科ですみ1時間未満で終わるという。最初の開発時は3時間もかかったとしている。そのあと、絶縁膜を高aで形成し、溝を絶縁材料でmめていく。最後にCMPで裏Cを削り楉姪填砲鯱出させる。

溝をEれる可Δ淵ΕА璽聾さは600μmまで、ビアのピッチは50μm以下、アイソレーションの溝の幅は10〜15μmだという。ビア平Cの形は丸でも四角でも長儀舛任皺ΑE典B^は、例えば100μmの直径でウェーハの厚さが400μmの場合、1Ω度だという。

Rimskogによると、エピタキシャルウェーハにして、楉姪填砲魴狙するつもりはない。楉姪填砲楉姪填砲箸靴討離ΕА璽呂鮑遒襪箸靴討い襦ウェーハレベル・パッケージング\術を使い、センサーや楉姪填法CMOSv路などそれぞれのウェーハで作り、シリコン同士をアセンブリする。

ごT見・ご感[
麼嫋岌幃学庁医 晩昆寄頭互賠殴慧匂| 析弗議傭徨挫謹罷邦壓濘| 壓濔瞳忽娼瞳忽恢音触| 消消99忽恢娼瞳喩麗| 自瞳戟諾胆溺忽庁甥遷寄樫業| 冉巖娼瞳怜匚篇撞| 娼瞳400何徭田篇撞壓濂シ| 忽恢岱出456壓| 繁繁壽繁繁訪繁繁| 忽恢故住篇撞壓濆杰| a谷心頭窒継鉱心篇撞| 撹繁壓瀉盞竸| 消消忽恢犯宸戦峪嗤娼瞳| 天胆匯曝屈曝眉曝篇撞壓濆杰 | 嗽寄嗽間嗽海篇撞| 其然忽恢徭恢田壓濆杰| 忽恢蒙仔蒙弼匯雫蒙弼寄頭 | 壓濆杰www晩云窒継利嫋| 曾揚岻寂議暴畜夕頭| 晩云音触互忖鳥壓2019| 冉巖岱絃析母溺訪欺互咳議頭| 喟消壓瀉頭窒継鉱心| 窒継繁撹壅壓濆杰翰嫋| 碕促凖知撹繁h猟頼屁井| 忽恢匯雫尖替頭晩云| 秉狭恢忝栽消消竪焙| 忽恢天胆晩昆総窃娼科篇撞| 2021av壓瀛啼| 忽坪徭恢匯曝c曝| a谷心頭窒継鉱心篇撞| 溺揖僥和中頚頚壷壷議p| 眉雫壓濘間侘鍔崢四衲井| 涙繁鷹匯曝屈曝眉曝篇撞 | 胆溺用阻坪帥嫖蝕揚斑槻繁涌利嫋| 忽恢怜匚娼瞳匯屈曝尖胎唹垪 | 涙鷹一巷片某沃OL嶄猟忖鳥 | 槻好壓蝕氏槻鞭壓彑徨久和| 怜匚訪訪訪槻溺麟麟麟利嫋 | 爺爺夊匚匚夊際際夊2021| 匯云欺壓濆杰簡啼| 撹繁天胆匯曝屈曝眉曝議窮唹|