かつて、QuickLogicはビアリンク（ViaLink）�\術と�}ぶ、ハードワイヤードなFPGAを�}�Xけていた。これは、�H層配線メタルの例えば5層�`と4層�`の間に絶縁膜としてのアモーファスSi膜を形成しておき、それらの配線をマトリクス�Xにクロスしておく構�]を�W(w┌ng)��する。配線間に電圧をかけなければ電流は流れないが、高い電圧をかけるとアモーファスSiがショートし電流が流れる。電流の流れる、流れないを「0」、「1」に�官�させる。家庭の電気ヒューズだと�j(lu┛)電流が流れると切れてオープンになってしまうが、ビアリンク�\術だとショートになるため、アンチ（反）ヒューズと�}んでいる。

QuickLogicのAndrew Pease社長

この��(sh┫)式は、SRAMをプログラム素子に使う��来のFPGAに�瓦靴董▲札�ュリティは高いが1�vしか書き込めないという�L(f┘ng)点がある。しかしながら、「この�L(f┘ng)点は�kつしかないが、1�vきりという�L(f┘ng)点が�j(lu┛)きすぎた」と同社社長のAndrew J. Pease��(hu━)は述�Uする。プログラムのやり直しがきかないため広い����には使えない。このため����、ハイエンドの���R�_(d│)などの�x場に限られていた。もちろん、メリットはFPGAよりもあった。例えば、ローとカラムのラインが�]いためSRAMベースよりも高�]である、0.18μmで作るチップとFPGAの65nmプロセスチップとはほぼ同じ�C積、プログラム個所がトランジスタではないためリーク電流が低く低消�J電��、セキュリティが高い、などのメリットがある。

「昔のQuickLogicは�W(w┌ng)益を出していたが、�x場が小さいため売り�屬欧眈�さかった。XilinxやAlteraに比べると売り�屬欧呂�なり下だった。ウォール莂任呂い�ら�W(w┌ng)益率が高くても売り�屬欧�小さすぎると��迎されない」とPease��(hu━)は述べる。ビアリンク�\術は低消�J電��だから、�x場の�j(lu┛)きなモバイル�x場に向くかもしれない。このように考えたPease 社長は、BluetoothやWi-Fi、ブロードバンド通信などが�u(p┴ng)�TなBroadcom社出身だ。「アプリケーションプロセッサのコンパニオンチップという����を狙えば、1チップのプログラマブルデバイスではなく、CSSPとして�@��性のあるカスタムチップにできる」と同��(hu━)は考えた。

このCSSPは、���Cプログラム��(sh┫)式ではなく、半分��度プログラム��(sh┫)式にして残りは�Y��のインターフェース�v路を�H数搭載する。プログラム�霾�をカスタマイズするのだ。「BroadcomやQualcomm、Intelといった半導��メーカーはI/Oインターフェースの設�����]に2�Qくらいかかる。これではUSB1.0の設��が終わると時代はUSB2.0に変わってしまっているようなもの。Bluetoothも1.0から2.0に変わる。UARTも同じ」（Pease��(hu━)）。だから、CSSPという�Y����を作り、ユーザーが欲しいところだけカスタマイズすれば時代の変化にもついていける。インターフェースなど�Y��的な�v路を同社はPSB（Proven System Blocks）と�}んでいる。

このほど発表した新����シリーズには、��2世代のVEE（visual enhancement engine）機�Δ任△�VEE2.0を�Y��仕様とするディスプレイインターフェースを設けた����群がある。VX4ファミリーはQualcommが使っているVESA��拠のMDDI（mobile data display interface）を?y┐n)△┐�����。これまではMIPI（Mobile Industry Processor Interface）DSI（Display Serial Interfaces）を?y┐n)△┐�VX3ファミリーとRGB/EBIのVX2が��2世代����としてあった。QualcommのMDDI以外の��格は�Y��化されたもの。

VEE�\術はQuickLogicが開発した、暗い映�気任���るく見せる�\術。��に�E空をバックにした逆光のように暗くなってしまう映�気飽厠�を発ｧする。コントラストの可変�J(r┬n)囲に渡って画素ごとにコントラスト比をダイナミックに変えることで��るくする。バックライトを調�Dしないため消�J電��が�\えるわけではない。