Xilinx社の新CEOであるMoshe Gavrielov��(hu━)は、専��化の時代となる次の10�Qをソフトウエアすなわちプログラマブル�}法で乗り切ると主張したのに�瓦靴董�eASIC社のCEOはハードウエアすなわち専��チップで乗り切ると主張した。この二つの講演はそれぞれ発表した日は違うものの、それぞれ�u(p┴ng)�Tな�\術を披露して、Makimoto’s Waveに�瓦垢觧�代に�棺茲垢���(sh┫)法を提案した。

Xilinx社は、プログラマブルデバイスの�Z型であるFPGA（field programmable gate array）のメーカーであるが、次の10�Qでコンピュータ（C）とコミュニケーション（C）、コンシューマ（C）が統合（convergence）するような時代になると、Gavrielov��(hu━)はいう。これまでは��(hu┐)つのCの分野は�_要だという業�cの認識ではあったが、��(hu┐)つが統合してしまうという考えはこれまでにはなかった。��(hu┐)つのCがコンバージェンスすると、パソコンは半�Qで古くなり1�Qもすると�x場から消えてしまう。これまでよりももっと��争が��しくなるとみており、プログラマブルなソリューションに向いているという。加えて、ワイヤレスのベースステーションは��格変��(g┛u)が�Hくなってくるためプログラマブルが最適だとする。��に、通信の世�cはもっと小さな単位のネットワーク、PicocellやFemtocellが登場してきて、新しい��格に間に合わせる��要がある。

これまでの応��ではFPGAにとって最も少ない�c�據△垢覆錣船灰鵐轡紂璽淬���でも顧客の要求が�`まぐるしく変わるため、プログラマブルデバイスはまだ少ないが、これからは�\えてくるとみている。��に、日本ではプログラマブルな�c�效�とは�\えていると、Gavrielov��(hu━)は言う。

ASICやASSP（application specific standard products）の専��チップの設��数は確実に��(f┫)ってきている。10�Q以���iはASICやASSPを使う����のライフサイクルが長かったから、専��のチップを��こしてもペイできた。しかし、今のデジタルコンバージェンス�x場では、イノベーションとリスク緩和、�Wいライフサイクルコスト、�](m└i)い開発期間が、��(d┛ng)く求められる、と同��(hu━)は述べた。

これに�瓦靴董�eASIC社CEOのRonnie Vasishta��(hu━)は、カスタムチップの最�j(lu┛)の問��点はコストであり、カスタマイゼーションのコストを下げられればカスタム仕様はこれからでも通��するとみている。その理�y(t┓ng)として、ASICやASSPの設���P数は確かに少なくなってきているが、�x場の売り�屬欧呂爐靴��Pびている。つまり1個のASICの価値が�屬�っているからだとする。

Makimoto’s waveによると、次の10�Qは専��化の時代だということになる。この時代にカスタム設��のコストを下げて�pけ入れられる価格のカスタム化�\術が求められていることになる。eASIC社は電子ビーム直�Wによるマスクレスのカスタマイゼーションを進める企業である（http://www.easic.com/）。その�}段としてビア1個を�W(w┌ng)��するシングルビアによるカスタム化を提唱する。この��(sh┫)法は通常の9層配線ASICのうちの6層�`をカスタム設��のビアとして使いカスタマイズする。設��からシリコンチップが出来�屬�るまで4週間で済むという。

この新しい考えのEB直�Wカスタムチップではすでに500万ゲートの����を�eっているという。これまでのFPGAとASIC、ASSPを��き換える�\術としてVasishta��(hu━)は狙っている。消�J電��はFPGAの1/10と小さいため冷却は不要だという。ちなみにEB直�Wを依頼するファウンドリは富士通だとしている。�\術の詳細は、http://www.589173.com/archive/editorial/technology/ebeasictensilicasoc.htmlを参照。

Vasishta��(hu━)は、Makimoto’s Waveの次の10�QでASICとASSPのトレンドはこの10�Q間の設���P数の��(f┫)少に�瓦靴董▲泪好�レスの�WいEB直�WASIC�\術を使えば、設���P数はまた�峺�(j━ng)��向に変わっていくとみている。これまでの��(f┫)少はあくまでもコストが高かったためだとしている。