図1　1チップで4個のSoCにクロック信�､魘ゝ襪垢襦⊃尭飴卞��鼎離�ロックIC　�jきさは4mm角のパッケージ　出�Z：SiTime

��確なタイミングが��要なデジタル機�_では、��確なパルスを発�擇垢襯�ロックICが�Lかせない。このため、�a度変化にも長期間の信頼性にも��く変わらないクロック信�､鮟侘�しなければならない。��確であることが最優先のICである。

水晶振動子は�a度依�T性が�咾い燭瓠▲辧璽拭爾覆匹把袞aに保つ��要がある�屐⊃尭飴劼世韻任録尭阿���衰するため、それを��う発振�_が��要となる。ここまでは��弦�Sでも構わないが、しかもきちんとしたパルスを出すためには、クロック発�昊_で��確なパルス�S形を出��しなければならない。パルス�S形の立ち�屬�りや�T下のエッジでの操作なども求められるからだ。これら3点はプリント基���屬縫妊�スクリートで組み合わされて使われることが�Hかった。しかし、プリント基���屬亮����C積が問��になる小型形�Xや�H数のSoCやアクセラレータなどにクロックパルスを与えらければならなくなると、実���C積に余裕がなくなってしまう。しかもクロックICの数もバカにならない。

データセンターでは、同期を採るためのスイッチやサーバ、ストレージなどに加えて、最�ZはAI（機械学�{やディープラーニング）専��の推�bサーバや学�{サーバも�△┐討い襦���にAIの学�{サーバは、表に出ずむしろ裏で働くことが�Hいが（図2）、いったん学�{させてしまえば、推�bサーバが��躍する。さらにデータセンターそのものは仮�[化してソフトウエア（ハイパーバイザ）でクライアントに分配するため、こういったスイッチやサーバの数は�\える�k�気澄�このためクロックICも同様なうえ、プリント�v路基���屬砲亙�数のクロックICが��要となる。

図2　AI学�{サーバは裏で働いている　出�Z：SiTime

こういった����を狙ったクロックICが今�vの「Chorus」シリーズとなる。例えば4つのSoCへクロックを供給する場合、��来ならSoCごとに発振�_やクロックICが��要だったが、Chorusシリーズだと1個で済む（図2）。しかも1チップの�jきさが4mm×4mmしかないため、ボード�C積を小さくできるだけではなく、4つのSoCをできるだけ�Zづけてレーシングやクロック����を�cけることができる。

クロックICでは、クロック�S形とその位相��らぎであるジッターが小さければ小さいほど望ましいが、Chorusシリーズは150fs（10のマイナス15乗秒）と70fsの����がある。極めて�]い。

図3　Chorusシリーズのスペック　出�ZSiTime

SiTimeのクロックICは、MEMS振動子をCMOS信�ｽ萢�IC�屬謀觝椶轡癲璽襯匹妊僖奪院璽犬靴�����。MEMS振動子は薄膜メンブレンを作��するため�貭召某爾�シリコンを削り�Dらなければならないため、Boschプロセスと�}ぶ、デポジションしながらエッチングするという処理が��要。MEMSデバイスの���]はBosch、CMOSICはTSMCに、パッケージングは��湾のASEやマレーシアのCarsemにそれぞれ依頼している。SiTimeは純粋のファブレスだ。