Micron、232層でQLC（4ビット/セル）のNANDフラッシュSSDを量�凮始
Micron Technologyは、512GBから2TBまでの容量を�eつ、クライエントSSD（半導��ディスク）「Micron 2500 NMVe」のサンプル出荷を開始した。このSSDには232層でQLC（Quad Level Cell）を�eつNANDフラッシュ（図1）を搭載している。また、このNANDフラッシュを搭載した企業向けストレージ顧客向けの「Crucial SSD」は量��を開始した。
図1 Micron 2500 NVMeクライエントSSD 出�Z：Micron Technology
QLCは�kつのメモリセルの信��(gu┤)レベルを16分割して、4ビット/セルと高密度化したセルである。�i世代の176層のQLCと比べ、30%高密度で、3ビット/セルのTLC（Triple Level Cell）と比べ31%高密度化した。読み出し�]度は、�i世代の176層のQLC����と比べ、24%高�]読み出しと31%の高�]書き込みが可�Δ箸覆辰討い襦�NANDフラッシュのI/O�]度は2400MT/sと高�]（MTはMega Transfersの�S）。
「これまでは高密度化（低コスト化）と高性�Α聞��]化）を両立させることはできなかったが、今�vの232層のQLC��(sh┫)式のNANDフラッシュは、TLC並みの性�Δ嚢睫�度化を実現した」と同社VP兼クライエントストレージ�靆臙甘�General Manager のPrasad Alluri��(hu━)は語っている（図2)。DRAMメモリではLPCAMM（Low Power Compression Attached Memory Module）2やLPDDR（Low Power Double Data Rate）のように小型で低消�J電��の����が登場しているように、NANDフラッシュにも同様のエネルギー効率を求める��(sh┫)向が今�vの����だとしている。
図2 Micron Technology VP兼クライエントストレージ�靆臙甘�General Manager のPrasad Alluri��(hu━)
今�v、高密度化と高�]化を両立できたのは、フラッシュコントローラやファームウェアのアルゴリズムなどによるものだとAlluri��(hu━)は述べている。
クライエントPC向けの「Micron 2500 NVMe」SSDは、図1の�^真に��(j┤)すように、512GB（ギガバイト）、1TB（テラバイト）、2TBの容量を�eち、フォームファクタはM2.で、最も小さな22mm×30mmと22mm×42mm、22mm×80mmの��つのサイズがある（図3）。インターフェイスにはPCIe4.0とNVMe 1.4cがある。
図3 Micron 2500 SSDの機�Α�性�Α―儘Z：Micron Technology
4月23日にはSamsung ElectronicsもTLCで1Tビット����を実現した��9世代のV-NANDフラッシュメモリの量��を開始したと発表している。この����は、1TビットのTLCセルを使ったモデルだが、今�Qの後半にQLCセルの����を�攵�する予定だ。
