ルネサス、64ビットRISC-Vでリードする半導メーカーを`指す
ルネサスエレクトロニクスは、64ビットのRISC-Vコアを集積した@のMPU「RZ/Five」を開発、サンプル出荷を始めた(参考@料1)。RISC-Vは櫂リフォルニアj(lu┛)学バークレイ鬚開発したフリーのCPUコアIP。RISC-VのISA(命令セットアーキテクチャ)に拠したコアで64ビットの@MPUはルネサスが初めてのメーカーとなる。

図1 64ビットRISC-Vコア集積の@MPU 出Z:ルネサスエレクトロニクス
ルネサスはこれまでの、ArmコアをCPUコアとするRZファミリのプロセッサにRISC-V(リスクファイブと発音)コアも加えることでユーザーの(li│n)I肢を広げる。RISC-Vコアは、UCバークレイのDavid Patterson教bらが開発したフリーのCPUコアだが、元々の狙いはフリーではなく、GPU(グラフィックスプロセッサ)やDSP(積和演Q専のプロセッサ)、ISP(画欺萢プロセッサ)など異|(ヘテロ)のプロセッサを集積する時にそれぞれバラバラな命令セットを統kしようということだった。つまり未来志向のSoCを作るためのCPUコアとなる。
今v、ルネサスが採したRISC-Vコアは湾のIPベンダーであるAndes Technologyの「AX45MP」コア。64ビットデータの8段のパイプライン構]をeち、最j(lu┛)4コアまで款療なマルチプロセッシングができる。レベル-2キャッシュやキャッシュコヒーレンス(他のプロセッサとキャッシュを共~できる\術)をサポートしており、RISC-VのISAに拠している。
CPUコア霾だけはRISC-Vだが、実的なCPUとして使うための機Δ鯏觝椶靴燭里、Andesのコアだ。Andesと同様、SiFive(サイファイブと発音)社もRISC-Vプロセッサコアを設している。ルネサスがAndesのコアを採したのは、フリーのRISC-Vコアを使ったCPUをゼロから開発するのでは時間がかかるからだ。
図2 RISC-Vコアの4つの(li│n)I肢 出Z:ルネサスエレクトロニクス
図2のように、RISC-Vコアを使ったプロセッサやSoCの開発には4つの(li│n)I肢がある。kつ(図2左屐砲牢井なオープンソースの基本的なCPUコアで、O分で開発するには長い時間がかかる。2番`のオプション(図2屐砲蓮⊂γのCPUをW(w┌ng)するもので、早期に開発できる。3番`のオプション(図2左下)は、半導メーカー内陲燃発するもので、O分の好きなようなができる反C、開発に時間がかかる。4番`のオプション(図2下)はパートナーと共~するプラットフォームで、最もW易に入}できるが差別化できない。
ルネサスはRISC-Vを?q┗)した開発を早めるために噞と商コアをAndesから調達し、ハイエンドコアが要なZ載のRISC-Vコアは、SiFiveからP(gu─n)入するという。噞の]期間に開発をしたい組み込みシステムでは、「Andesコアはすぐに使するため最]のスケジュールを達成できるよう、Andesコアを(li│n)Iした。高度なカスタマイズオプションによって仕様を最適に調Dできる点が魅的」とルネサスは筆vの問に答えている。
ルネサスのIoT・インフラ業本SoCビジネス担当の執行役^である新田啓人は「ルネサスがRISC-Vコアの普及を膿覆垢襪燭瓩縫┘灰轡好謄爐粒判爾鬟蝓璽匹靴討いことにより、お客様が早期にRISC-Vを?q┗)できるようになると確信しています」とニュースリリースで述べている?/p>
図3 64ビット@MPUのローエンドライン 出Z:ルネサスエレクトロニクス
ルネサスは64ビットの@MPUのローエンドのラインには来のArm 64ビットコアCortex-A55シリーズに加え、64ビットRISC-Vコアが加わり、ユーザーの(li│n)I肢が広がった(図3)。ArmコアのRZ/G2ULとはピン互換性があり、来のArmプロセッサを使うICをそのまま交換することができる。
このRZ/FiveプロセッサはIoTエッジデバイスやゲートウェイでの様々なデータを収集しサーバーやクラウドに接するIoTデバイスに向けている。ギガビットイーサーネット2本、USB2.0を2本、CANインターフェイス2本などのインターフェイスにA-Dコンバータも2本周辺v路として集積している。RZ/Fiveチップの量は2022Q7月を予定している。
実際にこのプロセッサを使ったCPUボードをリファレンスボードとして提供しているため、顧客は開発を早めることができる。
参考@料
1. 「世cに先~けて、64ビットRISC-V CPUコア搭載の@MPU『RZ/Five』を発表」、ルネサスエレクトロニクス (2022/03/01)