Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

ルネサス、64ビットRISC-Vでリードする半導メーカーを`指す

ルネサスエレクトロニクスは、64ビットのRISC-Vコアを集積した@のMPU「RZ/Five」を開発、サンプル出荷を始めた(参考@料1)。RISC-Vは櫂リフォルニアj学バークレイ鬚開発したフリーのCPUコアIP。RISC-VのISA(命令セットアーキテクチャ)に拠したコアで64ビットの@MPUはルネサスが初めてのメーカーとなる。

64ビットRISC-V CPUコア搭載@MPU RZ/Fiveを世cに先~け発表 / ルネサスエレクトロニクス

図1 64ビットRISC-Vコア集積の@MPU 出Z:ルネサスエレクトロニクス


ルネサスはこれまでの、ArmコアをCPUコアとするRZファミリのプロセッサにRISC-V(リスクファイブと発音)コアも加えることでユーザーのI肢を広げる。RISC-Vコアは、UCバークレイのDavid Patterson教bらが開発したフリーのCPUコアだが、元々の狙いはフリーではなく、GPU(グラフィックスプロセッサ)やDSP(積和演Q専のプロセッサ)、ISP(画欺萢プロセッサ)など異|(ヘテロ)のプロセッサを集積する時にそれぞれバラバラな命令セットを統kしようということだった。つまり未来志向のSoCを作るためのCPUコアとなる。

今v、ルネサスが採したRISC-Vコアは湾のIPベンダーであるAndes Technologyの「AX45MP」コア。64ビットデータの8段のパイプライン構]をeち、最j4コアまで款療なマルチプロセッシングができる。レベル-2キャッシュやキャッシュコヒーレンス(他のプロセッサとキャッシュを共~できる\術)をサポートしており、RISC-VのISAに拠している。

CPUコア霾だけはRISC-Vだが、実的なCPUとして使うための機Δ鯏觝椶靴燭里、Andesのコアだ。Andesと同様、SiFive(サイファイブと発音)社もRISC-Vプロセッサコアを設している。ルネサスがAndesのコアを採したのは、フリーのRISC-Vコアを使ったCPUをゼロから開発するのでは時間がかかるからだ。


CPU CORE SELECTION / ルネサスエレクトロニクス

図2 RISC-Vコアの4つのI肢 出Z:ルネサスエレクトロニクス


図2のように、RISC-Vコアを使ったプロセッサやSoCの開発には4つのI肢がある。kつ(図2左屐砲牢井なオープンソースの基本的なCPUコアで、O分で開発するには長い時間がかかる。2番`のオプション(図2屐砲蓮⊂γのCPUをWするもので、早期に開発できる。3番`のオプション(図2左下)は、半導メーカー内陲燃発するもので、O分の好きなようなができる反C、開発に時間がかかる。4番`のオプション(図2下)はパートナーと共~するプラットフォームで、最もW易に入}できるが差別化できない。

ルネサスはRISC-Vをした開発を早めるために噞と商コアをAndesから調達し、ハイエンドコアが要なZ載のRISC-Vコアは、SiFiveからP入するという。噞の]期間に開発をしたい組み込みシステムでは、「Andesコアはすぐに使するため最]のスケジュールを達成できるよう、AndesコアをIした。高度なカスタマイズオプションによって仕様を最適に調Dできる点が魅的」とルネサスは筆vの問に答えている。

ルネサスのIoT・インフラ業本SoCビジネス担当の執行役^である新田啓人は「ルネサスがRISC-Vコアの普及を膿覆垢襪燭瓩縫┘灰轡好謄爐粒判爾鬟蝓璽匹靴討いことにより、お客様が早期にRISC-Vをできるようになると確信しています」とニュースリリースで述べている。

64ビット@MPUのローエンドラインアップ / ルネサスエレクトロニクス

図3 64ビット@MPUのローエンドライン 出Z:ルネサスエレクトロニクス

ルネサスは64ビットの@MPUのローエンドのラインには来のArm 64ビットコアCortex-A55シリーズに加え、64ビットRISC-Vコアが加わり、ユーザーのI肢が広がった(図3)。ArmコアのRZ/G2ULとはピン互換性があり、来のArmプロセッサを使うICをそのまま交換することができる。

このRZ/FiveプロセッサはIoTエッジデバイスやゲートウェイでの様々なデータを収集しサーバーやクラウドに接するIoTデバイスに向けている。ギガビットイーサーネット2本、USB2.0を2本、CANインターフェイス2本などのインターフェイスにA-Dコンバータも2本周辺v路として集積している。RZ/Fiveチップの量は2022Q7月を予定している。

実際にこのプロセッサを使ったCPUボードをリファレンスボードとして提供しているため、顧客は開発を早めることができる。

参考@料
1. 「世cに先~けて、64ビットRISC-V CPUコア搭載の@MPU『RZ/Five』を発表」、ルネサスエレクトロニクス (2022/03/01)

(2022/03/01)
ごT見・ご感[
麼嫋岌幃学庁医 冉巖忽恢晩恢涙鷹娼瞳| 忽恢匯曝屈曝眉曝壓瀉盞儿杰 | 忝栽消消99消消99殴慧| 忽恢撹繁+忝栽冉巖+爺銘| 5g唹垪爺爺訪訪| 湊侮湊間湊訪湊値阻篇撞| 嶄猟忖鳥娼瞳匯曝屈曝娼瞳| 晩昆娼瞳忽恢徭壓消消嶇濺| 冉巖敢弼総窃弌傍| 槻繁j序溺繁p窒継篇撞| 怜匚娼瞳篇撞5000| 弼逃逃壓濆杰簡啼誼盞| 忽恢撹繁av壓灑惟| www.天胆弼夕| 忽恢弼嗾篇撞壓濆杰| a雫晩云互賠窒継心| 載麟載仔嬬委和中心物議猟忖| 消消消消消忽恢娼瞳胆溺| 晩昆篇撞匯曝屈曝眉曝| 忽恢天胆忽恢娼瞳及匯曝| 97娼瞳壓濂シ| 爺爺夊晩晩夊際際夊av醍狭| 叫臼胆溺勸翌bbwbbw窒継| 晩云a雫恬握頭署匿褒凩| 岱岻鬼凩埓朕村| 天胆冉巖忽恢娼瞳消消互賠| 冉巖天胆音触篇撞| 爾秤忝栽弼忝栽転転蝕伉| 窒継郭通寵和爾倉窒継篇撞| 胆忽繁嚥強來xxx墫住篇撞| 忽恢匯曝屈曝眉曝窮唹| 掲巖匯曝屈曝眉曝音触| 忽恢撹繁消消娼瞳匯曝屈曝眉曝| 冉巖爾秤篇撞夕頭| 忽恢娼瞳繁繁恂繁繁訪繁繁耶| 91壓濔瞳冉巖匯曝屈曝| 壓濆恢匯曝屈曝| 99販低夊娼瞳篇撞| 壓濆杰換恢弌篇撞| aa雫溺繁寄頭島邦篇撞窒継| 溺繁18谷頭邦寔謹忽恢|