図1　新開発のGDDR6XはGPUとのアクセスを�]縮する　出�Z：Micron Technology

MicronのGDDR6Xは×32ビット構成の8Gビット����で、IOピン当たりのデータレートが21 Gビット/秒と��高�]になった（図2）。このため、32ビットのIOピン��てを並�`に動かすと、84 GB/sにも達する。この同期型DRAMをGPUの周りに16個配��するとなると、システムとしてのバンド幅は1TB/sを軽く��えてしまうほどの��高�]を実現できるようになる。

図2　データレートはこれまで最高の21Gbps/ピン　出�Z：Micron Technology

これだけ高�]にメモリにアクセスできるようになると、リアルタイムのレイトレーシングを使えるようになるという。レイトレーシングは、絵か�^真か見分けられないほどの現実感を�擇濬个攻\術。壁や����など�Wく����に当たる��ての反�o光線を考慮した���Qを行うため、スーパーコンピュータを専��に使わなければならないほどの�\術であった。メモリをGPUの周りに配��することで、Nvidiaは2018�Qにリアルタイムでのレイトレーシングが使えることを��していた。しかしメモリは高価なHBM2Eを使わなければ実現できなかった。

今�v、�k般的なDRAMメモリとしてのGDDR6X����チップとなるとHBM2Eよりも�Wいコストで入�}可�Δ砲覆襪燭瓠▲押璽犁，忙箸Δ髪撚茲閥菠未�つきにくいほどの映�気鮑遒蟒个垢海箸�できる。また、映画���]にももっと�}軽に使えるようになり、俳優・��優が失業する時代が来るかもしれない。新型コロナウイルスの伝わり�気鮨�すため、咳をすると飛沫がどのように飛�gしていくかを可��化するコンピュータシミュレーションにももちろん使える。

図3　信�ｿ局�を2ビットにするPAM4�\術　出�ZMicron Technology

これほどのデータレートを実現したのは、PAM4（4-level Pulse Amplitude Modulation）�\術だ。これは信�ｿ局�を�H値にして送るべきデータを�\加させる�桔　平�3）。PAM4は、4つのレベルに分解する2ビット（00, 01, 10, 11）分のデータを�k度に送る変調�桔，如�NANDフラッシュの2ビット/セルと�瑤森佑��気澄�1�vの伝送で1ビット分を送れるため、データレートを2倍に�\やすことができる。図4に��すように、振幅を��来の0と1しか表せない�kつのパルスを、半分の信�･譽戰襪任睇戎�できるようにしておけば、00、01、10、11の4つの�X��を2ビットで表��できる（参考�@料1）。

図4　�H値伝送は振幅を半分にして分割　出�Z：Micron Technology

PAM4の出��ドライバ�v路は小さな�v路（プルアップとプルダウンの電圧分割）で実現できるため、DRAMに集積できる。つまり、GDDR6Xチップは��来のGDDR6に�{�Jの�v路を�{加するだけで実現できる。コスト的にはHBM2Eよりも圧倒的に�~�Wである。

Micronは、Nvidiaと共同でシステム性�Δ魍稜Г靴討い觸蠅如�NvidiaのGPUである「GeForce RTX 3090」と「GeForce RTX 3080」に搭載しており、高性�Ε押璽犁，忙箸錣譴襪海箸砲覆襦�今�v、サンプル出荷しているのは8Gビット����だが、今後GDDR6Xの16Gビット版も��画している。

参考�@料
1. Doubling I/O Performance with PAM4