図1　Micron エグゼクティブバイスプレジデント兼CBOのSumit Sadana��(hu━)

Micronが��(j┤)したメモリの階層構成の中で、NVDIMMはデータセンターで次の10�Qに�_要になるだろう、との見通しを同社エグゼクティブバイスプレジデント兼CBO（最高ビジネスオフィサ）のSumit Sadana��(hu━)が��(j┤)した。同��(hu━)は、今後10�Qはビッグデータと深く関係し、そのデータの�eつ�ξ�に基づいた応��が�t開されるとした。例えば��業から新アイデアまでデータは��(d┛ng)い影�xを及ぼすだろう、とSadana��(hu━)は見る。

3D-Xpointメモリは、セル構�]がクロスポイント(交点)構�]だが、実はデバイスのスピードを��めるのは、メモリセルではない。読出し/書き込みの動作を高�]にするのはIOインターフェイスであり、並�`に�j(lu┛)量に読み出せればよい。NVDIMM（図2）に関してはまだ研�|中とのことで��らかにしないが、セルに3D-Xpointを使い、入出���v路のバンド幅を広げて高�]化するメモリがNVDIMMのようだ。

図2　メモリの新階層構成をMicronが提案

このことは3D-Xpointメモリだけではなく、NANDフラッシュについてもいえる。SLC(1ビット/セル)が最も高�]で、次がMLC（2ビット/セル）、そしてTLC（3ビット/セル）、QLC（4ビット/セル）と��く。最も��いが、最も消�J電��が低いのがQLCである。だからこそ書き込みことよりも読み出すことが中心となるストレージに使う。このことは、NANDフラッシュやSSDのユーザーであるPure Storage社も同様に見ている（参考�@料1）。

3D-Xpointの��長は、NVDIMMと比べ、少し��いが、柔軟性があり、しかもスケーラブル（拡張可�Α砲世箸い�。今�vは、実際に3D-Xpointメモリを搭載したSSD（�����@「X100」）も����化した（図3）。これまでで最も早いSSDと比べ、入出��の�]度は、2.5M IOPS（Input Output per Second）と3倍�]く、バンド幅は9GB/s以�屬世箸靴討い�。ただし、X100は高�]ストレージという位��づけで、今�Q中にサンプル出荷を行う。

図3　3D-Xpointメモリを使ったMicronの高�]SSD

これに�瓦靴�、同じ3D-Xpointでもメモリとして扱うのがNVDIMMである。これまで、NVMeインターフェイスを�eつSSD（NANDフラッシュ）では14k IOPSで、レイテンシも67µsだった。最初のNVDIMM-Nの場合、1.1M IOPSで、0.8µsと桁違いに�]くなった。今�vは、入出���]度もレイテンシもさらに�]くなった。同じメモリセルを使っても、ストレージ����では4Kバイトのブロックでアクセスするのに�瓦靴�、メモリは64バイトでアクセスするため、コントローラが��く異なる。それぞれ最適化して使う。もちろん、X100では新たにコントローラを設��し直した、と同社Emerging Memory Solutions�靆腓�VP兼ジェネラルマネージャーのVinod Lakhani��(hu━)は述べている。

NVDIMMはその�@の通り、NV（Non-volatile:不ｧ発性）ながらDRAMのようなメモリモジュールという�T味で�@��けられたメモリモジュールである。ただ、これまでのDDR DRAMでは同期式で、クロックに合わせてアクセスのタイミングが��まっていたが、NVDIMMでは新しいバスアーキテクチャが��要で、NVMpという�@�iのプロトコルを����中だという。現在JEDECで�Y��化を提案している。NVMのpはパーシステントメモリ（Persistent Memory）のpだという。DRAMとは違い��(r┫n)同期式で動作する。このため、ホストからアクセス信��(gu┤)を�pけ�Dるとそれを返して動作を開始することを伝えてからアクセス動作が始まる。いわゆるイベントドリブン��(sh┫)式のアクセスを使う。

こういったDRAMの次に�]いメモリという位��づけにすることによって、CPUとの通信に関して、Intelとディスカッションしているという。

参考�@料
1. QLCを使いこなしたフラッシュアレイのPure Storage社 (2019/10/11)