図1　Micronは256GBから2TBまで4�|類を同じ2.5インチ、M.2 Type 2280サイズでそろえた

64層の3D-NANDフラッシュメモリチップのメモリ容量は256Gビット。チップサイズがわずか59mm2しかない(図2)。これはメモリのアーキテクチャが東��やSamsungの��(sh┫)式とは根本的に違うためだ。Micronのメモリは、アドレスデコーダやセンスアンプなどのメモリ周辺�v路を��てCMOSトランジスタで構成し、セルアレイはその�屬里い錣罎謫H層配線�覦茲坊狙�している、と同社Solid State Storage�靆�Marketing ManagerのJonathan Weech��は語る。CMOS周辺�v路とセル�霾�が立��的に�_なった3次元構�]になっているため、これまでCMOS�v路とメモリセルを平�C的に並べていた構�]よりも少ない�C積で形成できる。

図2　64層浮�^ゲート3D-NANDは�H層配線�覦茲縫札襪魴狙�

東��やSamsungは、MNOS構�]のメモリセルを��い、それらをシリコン基��内に�mめ込む��(sh┫)式のアーキテクチャを採��している。このため、電極をチップ表�Cから�Dり出すための深い穴を�Eり、導電材料を�mめ込むといったプロセスが加わる。これに�瓦靴董�Micronのメモリは、深い穴を�Eる��要がない、すなわち新しいエッチング����を導入する��要がない。�H層配線のようにCMOS�v路を作った�屬�ら順次、形成していく。

Micronの3D-NAND化は、東��やSamsungよりも��れたが、64層のメモリセルを�eつSSDの出荷はそれほど��かった�lではない。Micronは3D-NANDの歩�里泙蠅魎泙疥名�の立ち�屬�りが�T外とスムーズにすんだ、と昨�Q述べていた言��が、それを�餮譴辰討い襪里�もしれない。

MX500のSSDとしての��長は、��世代の����MX300と比べ、ランダム読み出し・書き込みが共に高�]になり、シーケンシャル読み出しも高�]になったことである(図3)。例えば、ランダム書き込みはMX300の83K IOPSに�瓦靴董�90K IOPSと8.4%高�]になった。このために、「ダイナミック・ライト・アクセラレーション機�Α廚扉}ぶ、いわばキャッシュを使う二段構成を採った。これは、キャッシュ�霾�（MicronはAdaptive Poolと�}ぶ）にSLC（single level cell）を��い、ストレージ�霾�にTLC（triple level cell）を使い分けた。つまり書き込みにはまずキャッシュのSLCメモリにデータを書き込み、保�Tした後、メインメモリとしてのストレージのTLCに送り書き込む、という動作を行う。このことで書き込み�]度が�\すように見える。

図3　MicronのSSD新����MX500と同社��来��MX300との比較

さらに、秘匿性の高いデータには暗��(gu┤)をかける機�Δ鮗{加し、誤り�ﾙ���などの�N長ビットを独立のNANDアレイを���Tしている。さらにデータの読み出し・書き込み中に電源が落ちる場合には電源低下の検出、データ��失を防ぐ工夫もしているという。MicronのWeech��は、このSSDを初の�c�效�����と述べている。