Intel、バンド幅512GB/sのHBM2を集積したFPGAを発売
Intelは、バンド幅が512Gバイト/秒と極めて広いHBM2（High Bandwidth Memory）を搭載したFPGA「Stratix 10 MX」の販売を開始した。HBMはTSV（Through Silicon Via）を使って、DRAMメモリアレイチップを�eに�_ねた構�]を�eつ高密度メモリ。�j量のデータを�k気に流す����に適している。
図1 HBM2を基��に集積したFPGA、Stratix 10 MX 出�Z：Intel Corp.
IntelはこれまでもFPGAのStratix 10ファミリを出荷してきた。28Gbpsのトランシーバを�eつStratix 10 GXや、組み込みクワッドコアのArmプロセッサを内�鼎靴�Stratix 10 SXなどがある。今�vは高�]のHBMを基��に搭載したFPGAという位��づけで、HBMのバンド幅は例えば��来のDDR 2400 DIMMモジュールと比べると10倍高�]だとしている。
新����の512GB/sというバンド幅を�擇�す����には、HPC（高性�Ε灰鵐團紂璽謄�ング、要はスーパーコンピュータや���j型コンピュータ）向けの�H機�Ε▲�セラレータやデータセンター、NFV（ネットワーク機�Δ硫穣[化）、放送などがある。これらは�j量のデータを転送するハードウエアアクセラレータや、ストリームデータのパイプライン動作の仕組みなどが��要となる。
HPC分野では、�j量のデータを流す�i後に圧縮・�P長する�ξ�が最�j限求められる。HBM2内�鼎�FPGAは、FPGA単独よりも�j量のデータ転送を圧縮しアクセラレーションする。HPDA（High Performance Data Analytics）環境では、Apache KafkaやApache Spark Streamingのようなストリーミングデータのパイプラインフレームワークに、リアルタイムのハードウエアアクセラレーションが��要。Stratix 10 MX FPGAは、ホストCPUの負荷をかけることなく、データの読み出し/書き込みや暗�ｲ�/解読をリアルタイムで同時に行える。
Stratix 10 MX FPGAファミリは、配線チップを基��に内�鼎靴振\術EMIB（Embedded Multi-Die Interconnect Bridge）を使っており、FPGAとDRAM�霾�を高�]化している。EMIB�\術は、��来のシリコンインターポーザをチップ����の下に��くのではなく、基��内�陲鳳��陲鮑遒�、この凹�陲貿枩���のシリコン�H層配線チップを�mめ込む�\術である（図2）。シリコンインターポーザと比べ、小さな配線チップを使うためチップ間の�{�`を�]くできる�屬縫灰好氾�には�W価になる。FPGAとDRAM間をつなぐためにこの配線チップが�mめ込まれ、その�{�`が�]いために高�]に通信できる。今�vの�\術ではHBM2は基���屬縫泪ぅ�ロバンプを通して設��・接��され、�mめ込み配線チップを通してFPGAと接��する。
図2 Intelが開発したチップ�mめ込み基���\術EMIB 出�Z：Intel Corp.
EMIB�\術は、高性�Δ淵皀離螢轡奪�FPGAとHBM2を効率よく基���屬暴言僂掘▲瓮皀螢丱鵐鰭�のボトルネックを解消し、消�J電��を�屬欧困帽��]化を達成してきた。Stratix 10 FPGAファミリは、14nm Fin FETプロセス�\術とEMIBなどのパッケージング�\術を��長としている。
