Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

Intel、CPU・FPGA・専ASICのヘテロコンピューティングを推進

Intelがk昨QAlteraをA収、傘下に組み込んだ後、初めてともいえるCPUとFPGAのコラボレーションについてらかにした。IntelはデータカンパニーになることをYぼうしており、コンピューティングを加]する6つの成長分野を定め、それらに官できるソリューションとして、CPUとASIC、FPGAからなる@のヘテロジニアスコンピューティングアーキテクチャ(図1)を提案した。

図1 Intelが推進するFPGAW(w┌ng)のヘテロジニアスコンピューティング

図1 Intelが推進するFPGAW(w┌ng)のヘテロジニアスコンピューティング


Intelがめた6つの成長分野とは、1)5Gワイヤレス、2)レーダーおよび豢宇宙、3)ネットワーク、4)クラウドコンピューティング、5)スマートシティ、6)O動運転、を指す。それぞれ、1)ではMIMO/信(gu┤)処理/セキュリティ/ネットワーク機Α2)では、ビームフォーミング/FFTおよびフィルタ/AIや機械学{、3)ではスイッチング/セキュリティ/検h及びレポート、4)ではAI/ビッグデータ分析/ビデオトランスコーディング/NFV+SDN/ストレージアクセラレーション/セキュリティとDPI、5)ではセンサフュージョン/AIや機械学{/IoTセキュリティ、6)ではセンサフュージョン/ AIや機械学{/機W/コネクティビティ、などの\術を使う。

こういった\術を実現するうえで、最も@性のある解として、Intelはヘテロジニアスコンピューティングアーキテクチャを提案した。元々コンピュータシステムは、ハードウエアを共通にしてソフトウエアを変えることによって、いろいろな応機_(d│)を実現するためのテクノロジーである。ただし、ソフトウエアだけでデータ処理をするとどうしてもくなる。その霾はアクセラレータとしてハードウエアで構成する。そのハードウエアでもまっているアルゴリズムを使う場合には専ASICを使い、アルゴリズムが時代と共に変わりやすいテクノロジーにはFPGAを使う。


図2 Intel社Programmable Solution Division、Customer Experience Group担当副社長のRina Raman(hu━)

図2 Intel社Programmable Solution Division、Customer Experience Group担当副社長のRina Raman(hu━)


FPGAの使い(sh┫)としては、牢屬僕眛のワークロードを予Rし、FPGAを組みかえることで柔軟にサーバーのW(w┌ng)効率を屬欧襪海箸できると同社Programmable Solution Division、Customer Experience Group担当副社長のRina Raman(hu━)(図2)は述べている。

さらに同(hu━)は、FPGAを使ったコンピューティングアクセラレーションの実例として、ドイツのSWARM64社がデータベースの高]化を果たした実例や、科学研|の(sh━)Broad Instituteがゲノム解析に使い極めて]時間で解析できた例などを紹介した。中国のe-コマース会社アリババもFPGAでデータ処理を高]化したという。

データセンタなどのコンピュータシステムアクセラレータにFPGAを導入してフレキシブルなハードウエアを~単に構築できるようにするため、IntelはPAC(Programmable Acceleration Card)カードと}ぶFPGAボード(図3)をサンプル出荷した。これは、CPUのインターフェースであるPCI Express Gen3を8レーン搭載したインターフェースをeち、もうk(sh┫)には最j(lu┛)40GbpsのQSFP(Quad Small Form-factor Pluggable)インターフェースを?y┐n)△┐FPGAボードである。QSFPは、データ通信によく使われるホットプラガブルな(動作XでもコネクタをUsできる)トランシーバ。


図3 FPGAでv路を設したらそのまま使えるIntelのPAC

図3 FPGAでv路を設したらそのまま使えるIntelのPAC


このFPGAカードをデータセンタのコンピュータマザーボードに差し込めば、CPUの負荷を\やすことなくコンピュータシステムを高]にできる。使するFPGAは、Arria 10 GXという1,150Kのロジックエレメントを集積した。

Arria 10シリーズは20nmプロセスのだが、Intelは9月に発表した10nm FinFETプロセスのFPGAであるFalcon Mesaも次世代に呂┐討い襦この新型FPGAは、シリコンインターポーザを基にmめ込むEMIB(Embedded Multi-Die Interconnect Bridge)パッケージング\術(図4)を使う2.5D ICである。メモリはDRAMをスタックにTSVで_ねるHBM(High Bandwidth Memory)をサポートしている。


図4 10nmプロセスのFalcon Mesaではシリコンブリッジと}ぶインターポーザを基にmめ込む

図4 10nmプロセスのFalcon Mesaではシリコンブリッジと}ぶインターポーザを基にmめ込む

(2017/10/16)
ごT見・ご感[
麼嫋岌幃学庁医 冉巖裕徭娼瞳眉噴鎗曝| 嶄猟忖鳥音触窒継互賠篇撞| 菜繁嚥天巖來寄媾| 涙鷹匯曝屈曝眉曝冉巖繁曇| 冉巖忝栽壓濮軅猊曝謎致| 互咳谷頭涙孳飢互賠窒継| 寒貧單恷仟嶄猟忖鳥音触| 消消爺銘匚匚匯云翆翆醍狭| 范范see弼圻利匯曝屈曝| 忽恢溺繁18谷頭邦寔謹1| z0z0z0溺繁自瞳総窃篇撞| 晩云卅繁弼忝栽利| 冉巖天胆晩昆及匯匈| 娼瞳匯曝屈曝眉曝徭田夕頭曝| 忽恢撹繁忝栽胆忽噴肝| 7777娼瞳消消消寄穗濬| 委邦砿蝕邦慧b戦頁焚担湖状| 冉巖晩昆弌窮唹壓濆杰| 析母溺互咳匯曝屈曝眉曝| 忽恢娼瞳斤易缶爾消消消| 99消消娼瞳窒継心忽恢匯曝屈曝眉曝| 撹繁栽鹿寄頭bd互賠壓濆杰| 冉巖繁撹繁涙鷹利www忽恢| 谷頭窒継鉱心議篇撞| 忽恢a窒継鉱心| 匯云消消忝栽冉巖続続励埖爺| 晩云消消消消冉巖嶄忖鳥| 冉巖天胆撹繁頼屁井壓| 槻溺匯円寵匯円恂缶爾議篇撞| 忽恢窒継溺溺重笛篇撞利| 95壓濆杰款瞳篇撞| 撹繁谷頭18溺繁谷頭窒継96 | 爺爺夊晩晩夊aaaaxxxx| 消消娼瞳忽恢匯曝屈曝眉曝| 蒙雫仔弼窒継頭| 忽恢廨曝壓濂シ| 91篇撞消消消消| 爺銘va篇撞匯曝屈曝| www忽恢涙耗坪符com| 晩云天胆蒙仔蒙弼寄頭| 冉巖撹a繁頭7777|