図1　Latticeの小��模FPGA、iCE40シリーズ　新����は真ん中のUltra

Samsung Galaxyシリーズなどで代表されるように、Samsungが1�Qに数機�|ものスマホを����化できるのは、Latticeなどの小��模なFPGAを��いて新機�Δ鮗{加しているからだ。アプリケーションプロセッサを作り直すのなら3〜4�Qかかるため、アプリケーションプロセッサは�J�Tのまま、新機�Δ世韻�FPGAのロジックで実現する。Latticeはやはり小��模なFPGAメーカーのSilicon Blue社(参考�@料1)を2011�Qに�A収したが、このSilicon Blueこそ、Samsungが次々と新機�|を出すための原動��となっていた。

今�v、Latticeは、このiCE40 Ultraを単なるLUT（ルックアップテーブル）とSRAMだけのFPGAではなく、これまでの経�xから��要とされた機�Δ鬟蓮璽疋泪�ロでも集積した。乗�Q�_・加�Q�_、�j電流シンク、中電流シンク、オシレータ、�Y��I/Oインタフェースなどである(図2)。FPGAのロジック��模は最�j3520個のLUT。

図2　�H彩なハードマクロを搭載したFPGA　��に4個のDSPはセンサ時代に�△┐拭―儘Z：Lattice Semiconductor

図2の24mA定電流シンクはR(��)G(�u)B(�E)3つのLEDをドライブするための�v路であり、1本の500mAという�jきな定電流のシンクは�軍粟�リモコンに使うための電流源だ。500mAで�~動すれば10m��度の�{�`も�軍粟�を飛ばせるとしている。

��筆すべきは、4個の16ビット×16ビット乗�Q�_と32ビットの加�Q�_を、集積したこと。DSPとしての積和演�Qはもちろん、乗�Q、加�Q別々でも���Qできる。この機�Δ���にセンサからの出��信�､鮟萢�した後に演�Qすることが�`的。信�ｽ萢�に��来のLUTを使うなら�v路��模が�jきくなりすぎるため、専��の乗�Q・加�Q�_を集積した。次世代のスマホに搭載される機�Δ砲魯悒襯好吋△箘���検出などがあり、そのためのセンサを�H数使うと言われており、それに�官�したもの。センサ情報を処理している時にアプリケーションプロセッサは休�Vさせ消�J電��を削��できる。

さらに、スマホやタブレットの消�J電��を削��するため、48MHzの内�霹�振�_に加え、10kHzという低周�Sの発振�_も�△┐討�り、クロックゲーティングに�官�する。シリコンに集積された発振�_であるため、�@度はそれほど高くはないが、外���v路のクロックとして使い、システム����の電��を��らすこともできる。

図3　加�]度��をウェアラブル機�_(開発ボード)に搭載して歩数��に応��した例

歩数��を身に��けながら、スマホで歩数を�莟Rするデモを��した。実際に、開発ボードを携帯��の機�_に�Dり��け、スマホへBluetooth Smartでデータを送る。図3の開発�vが左�}に�eつ開発ボードに歩数��を組み込み、���}のスマホでデータを�pけ�Dる。左�}を�eに振ると歩数をカウントする。このスマホでは見づらいが59歩を��している。この歩数��の�@度を�屬欧襪燭瓠�加�]度センサは�峅��妓�には感�瑤垢襪�、横�妓�の動きには反応しない。誤った動きを歩数としてカウントしないように設��しているという。

iCE40 Ultraは、同じようなロジック��模で��来のiCE40 LP(図1の��から2番�`)と比べると消�J電流は360µAから1/4の90µAに削��している。プロセスノードは40nm、ウェーハレベルCSPパッケージ封�V。ロジック�v路や乗�Q�_の係数プログラミングなどの開発ツール、iCE Cube2 ver.2-14-04最新版を無料でダウンロードできる。

参考�@料
1. スマホやタブレットの新機���{加をFPGAでサポートするシリコンブルー (2011/07/19)