図1　1チップで複数のクロックを作り出す　出�Z：Silicon Laboratories

水晶振動子などの共振�_1個を使い、複数のクロック信�､鯣��擇気擦�LSIを、ハイエンドからミッドレンジまでカバーするために�eっている。この1チップのLSIを使って、マイクロプロセッサやイーサーネット�U御、FPGAなどへのクロックなどを供給する(図1)。��来だと、水晶振動子とICのモジュールを複数���Tして複数のクロックジェネレータを作��してきたが、この1チップLSIを使えばBOM（����）コストが下がると同時にプリント基��の�C積も半��するという。しかもプログラム可�Δ埜楜劼陵澆靴ぅ�ロック周�S数にカスタマイズできる。

とはいえ、1チップだけでプリント基���屬�LSIのクロック信�､魘ゝ襪垢訃豺腓砲蓮���に高周�Sだとクロックスキューや����が�擇犬疹豺腓忙箸┐覆�なる恐れがある。そのような場合、プログラム可�Δ任△襪箸い��咾澆��擇�して基��実��後も調�Dできる。立ち�屬�り時間や�T下時間の調�Dも実��後に行えるため、問��が�擇犬譴丱�ロック周�S数を変えたり、�S形を調�Dしたりする。後で述べるが、調�Dして2週間以内に����を届けることができるという。

図2　シリコン･ラボラトリーズ　日本法人代表�D締役社長　�j久保�I司��

また量�坍ローエンド�x場ではMEMSを使ったソリューションを開発中で、昨�QMEMSを�}�Xける��Silicon Clocks社を�A収した。これに関する詳細はまだ発表できないとしているが、来�QにはCMOSLSIとMEMS発振�_を集積したLSIを����化する予定だ、と同社日本法人代表�D締役社長の�j久保�I司��は言う。ただし、MEMSといえどもローエンドだけではなくミッドレンジからハイエンドへも�t開していくことになるだろうとしている。

シリコンラボズのタイミング�x場における����戦�Sは、高集積のミクストシグナルLSIを使い、任�Tの周�S数で複数のクロック信�､鮑遒蠅世垢世韻任呂覆ぁ�ウェブサイトを通して顧客から要求される任�Tの周�S数のクロック信�､鯆甘Dし、2週間以内に出荷できるという�]いリードタイムも��長とする。納期�]縮のために、�U御レジスタを1チップ�屬暴言僂靴討�き、これをファームウエアとしてシリコンラボズ�笋�切り��えるだけで、顧客の望む周�S数にプログラムする。

図3　シリコンラボズの1チップソリューション　出�Z：Silicon Laboratories

同社がDSPLLと同社が�}ぶ�\術（図3）では、入��周�S数を�eつ信�､�A-D変換された後、DSPのデジタルフィルタを経て、基��となる水晶振動子の信�､帆箸濆腓錣気譴�DVCOによって微調�Dされる。さらにPLL分周�v路を通して新しい周�S数のクロック信�､�出��される、という�lだ。このチップには電圧レギュレータも内�鼎靴討い襪燭疆展札離ぅ困留惇xを抑えており、電源のフィルタリング�v路が�~単にできる。

同社の基本戦�Sは、高周�SCMOS�\術を核にして、RF/ベースバンドのGSM携帯��チップからパワーアンプや、ラジオ・テレビ��シリコンチューナのソリューションを提供し、さらにクロックジェネレータへとやってきた。今後も成長できる新しい����分野へ�t開する。