Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導応)

Intel、コア基地局向けアクセラレーションカードを提供

Intelは、5G時代のコア基地局に向けたFPGAソリューションをアクセラレーションカードの形で提供する。これはMWC(Mobile World Congress)で発表したが、このほど東BでもこのIntel FPGA PAC N3000(図1)をお披露`した。このカードは、ミッドレンジのFPGA であるArria 10を使ったカードで、最j100Gbpsの中〜高]のネットワークに向く。

図1 IntelのFPGA PAC N3000アクセラレーションカード

図1 IntelのFPGA PAC N3000アクセラレーションカード


このPAC N3000アクセラレーションカードは、5Gの無線アクセスネットワーク(端のスマートフォンやM2Mからp信する基地局まで)からコアネットワークアプリケーション(端にZい基地局から光ファイバで接された中M局コア)まで、仮[化されたH|H様な負荷をハードウエア演Qするのに使う。


図2 データ入から出までCPUだけで処理するとCPUは余裕がなくなる 出Z:Intel

図2 データ入から出までCPUだけで処理するとCPUは余裕がなくなる 出Z:Intel


このFPGAがない場合だと、図2のように、コア基地局のCPUで、負荷のバランシングや分類作業、QoSを保つ作業、あるIPパケットを別のところに送信するフォワーディング、kつのデータを複数のノードへ送信するマルチキャスティングなどのタスクを処理しなければならない。しかも入データがテレビ会議やライブ中M、オンラインゲームなどデータ量のHいコンテンツなら、CPUW率が`いっぱいになり、システムがくなってしまう。

そこで、このアクセラレーションカードを入出霾に設し(図3)、CPUの業を分担することで、CPUW率を屬欧茲Δ箸いlだ。FPGAが負荷バランシングやQoS、分類作業を担当し、CPUはフォワーディングとマルチキャスティングだけになり、CPUを50%度のW率で処理できるようになる。もしこの後、CPUに割り込みが入っても官できるようになる。


図3 データの入出をFPGAで処理するとCPUの負荷は半分で済む 出Z:Intel

図3 データの入出をFPGAで処理するとCPUの負荷は半分で済む 出Z:Intel


このカードでは、8ポート×10GbEと4ポート×25GbE(最j100Gbps)の広帯域のバンド幅をeち、ネットワークトラフィックを高]処理できるようにしている。このカードの位づけは、クラウド(データセンター)とエッジとの間でパケット処理するのだ。IntelはすでにハイエンドのStratix 10を搭載したデータセンター向けのアクセラレーションカードを提供しており、今後は100Gbps/400Gbpsのイーサネットを扱えるデータセンター向けにアクセラレーションカードを`指していく。

(2019/03/12)
ごT見・ご感[
麼嫋岌幃学庁医 忽恢槻溺値倉涙孳飢窒継篇撞| 晩云窒継娼瞳匯曝屈曝眉曝| 窒継A雫谷頭涙鷹A| 勣赱勣赱壅侮泣鞭音阻挫穂捲| 忽恢娼瞳消消消消9999互賠 | 嶄猟忖鳥壓瀛啼飢シ| 晩昆忝栽壓瀛啼| 冉巖舎溺忝栽利99| 際際消消喟消窒継鉱心| 怜匚戴戴唹尖胎頭寄頭| 築孟篇撞匯晩昆天胆廨曝| 忽恢返字娼瞳匯曝屈曝| 18av仔強只壓濆杰| 寄穢曾斤敞墨濆恢75篇撞 | 忽恢匯曝屈曝壓濆杰澗藏| 忽恢娼瞳低峡誼| 剋竹和中挫諸挫物挫訪| 冉巖秉斤斛濆杰| 娼瞳消消消消消消消嶄猟忖鳥| 忽恢匯雫谷頭篇撞| 仔利嫋弼篇撞窒継鉱心45蛍嶝| 忽恢娼瞳涙鷹消消消消| 嶄猟忖鳥壓濂シ轍賛| 晩云互賠篇撞壓www弼和墮| 冉巖av晩昆av涙鷹av| 天胆晩昆壓瀉盞儿杰| 冉巖忝栽窒継篇撞| 槻溺匯序匯竃値序塀渇瓦篇撞 | 壓濆杰干蛭僕嫋| mm1313冉巖娼瞳忽恢| 撹繁窒継壓瀛啼| 嶄猟忖鳥晩昆wm屈壓濘| 晩云天胆匯雫屈雫眉雫音触| 消消忝栽湘弼忝栽利嫋| 自瞳拶易溺壓濆杰諌始潴| 冉巖忽恢娼瞳忝栽消消利光| 襖謹勸潤丗窒継篇撞鉱心| 繁賑電佩fc2撹唹窒継議| 閣査の窮杢壓濂シ| 窒継仔弼弌篇撞利嫋| 娼瞳消消消消消冉巖娼瞳 |