図1　Mentorが提供するノイズ解析ツールNimbic　出�Z：Mentor Graphics

ノイズ�敢�は、プリント�v路基��（PCB）にチップを実�△垢襪燭咾法∈里蕕覆韻譴个覆蕕此��v路設���vを�椶泙擦討�た。配線�B�^によってグランド電位が�eち�屬�り、電源マージンがとれなくなったり、配線そのものがアンテナになってノイズを発したりする。ノイズという高周�Sの雑音は、透�圓簇深o、�T合といった電磁�Sの振る舞いをするため、sパラメータでその��性を抑えておく��要がある。プリント�v路を設��するたびにノイズ�敢�の��め�}がないため、試行�惴蹐魴�り返してきた。

今�vMentorが提供するツールNimbic電磁�c解析ツールを��いると、�]時間で解析でき、しかも実際の配線�v路からのノイズに�Zい挙動を可��化してくれる。このため、プリント配線��でノイズを発�擇靴覆い茲Δ僕修瓮轡潺絅譟璽轡腑鵑涼奮�で、配線を�T��したりパスコンやコイルを�{加したりすることが可�Δ砲覆襦�これは、PCBの配線データであるECADデータを直接、この開発ツールにインポートし、電磁�cシミュレーション�T果を�_ね合わせることでノイズを可��化できるという優れモノ。PCBのどこからノイズを発�擇靴笋垢い�を�k�`でわかる。

もちろん、実際のノイズレベルと完��に�k致する�lではないが、その��向をつかむことで、配線を広くしようとか、表�Cのグランドと裏�Cのグランドをもっと�Hくのビアでつなげようとか、配線を曲げる角度を緩めようとか、�敢�を予め立てることができる。このため、配線形�Xだけではなく、�v路にかかる電流・電圧などのパラメータもデータベースとして�Dり込んでおく。

図2は、実際のPCBとシミュレーションを可��化したモノ。黄色から�靴�なるにつれ、ノイズレベルが高くなっていることを��している。�屬淋�つの図は実�R、下の��つはそれぞれの場所に�官�したシミュレーション�T果である。

図2　シミュレータと実�Rとの相関　出�Z：Mentor Graphics

この����には、いくつかのシミュレータ(ソルバー)がある。主な����は以下の通り；
・nWave：sパラメータの抽出・EMC解析ツールで、フル3次元の高�]境�c要素法ソルバーを�W��し、電磁�cや電流分布を表��する。マルチコア�官�のコンピュータを使った並�`演�Qが�u�T
・nApex：DCとACの寄�攸濃�RLGCの抽出やSPICEモデルを出��するツール
・nVolt：PI（パワーインテグリティ）解析ツール（電源/グランドプレーンの解析）
・nSys：高�]SI（シグナルインテグリティ）/PI解析ツールで、周�S数ドメインでのs/y/zパラメータや、ループインダクタンスなどを出��する。

ICチップから端子を接��するボンディングワイヤー、BGAボール、バンプ、リードフレームなどの接��金�錣魎泙瓠▲船奪廚�らパッケージ、さらにPCボードに実�△垢訃豺腓離離ぅ困皺鮴呂任�る。

さらに高�@度と高�]を両立させるため、これらのツールをハイブリッドで使う�}法も提案している。例えば、3次元で高�@度に抽出したい�霾�はnWaveで、それ以外をnSysで、それぞれ���Qすると、周�S数ドメインでのsパラメータを抽出するのに、nWaveだけだと1時間かかった���Qが、わずか6分で終了した(図3)。

図3　ソルバーをハイブリッドで使い高�@度と高�]を両立　出�Z：Mentor Graphics

このツールにインポートできる、プリント配線基��のCADデータはマルチチップモジュール（*.mcm）や、ボードレイアウト（*.brd）、システムインパッケージ（*.sip）、GDS-II（*.gds *.gdsii *.gds2 *.sf *.strm）、図研レイアウト（*.pcd *.rif *.pcf *.ftf）。JEITA LPB Project（*.xml）など�何��|類ある。

このツールNimbicは元々2014�Q5月にNimbic社をMentorが�A収して�uた。Nimbicは元々、2006�QにUniversity of Washington（ワシントン�j学）をスピンオフして設立された3次元電磁�c解析のPhysware社を出発点としている。Physware社が2011�Qにクラウドベースでシミュレーションサービスを提供した時に新たな�@金を調達し社�@をNimbic社と変えた。2014�Q5月にMentor Graphicsが�A収、半導��のEDAからパッケージ設��、PCB設��まで����ポートフォリオを揃えているMentorにとっては、電子設��を幅広く���海任�るようになった。

今後、半導��チップからパッケージ、そしてPCBまでつなげて設��・検証する新しいEDAツールXpeditionや、デザインルールチェッカーHyperLynxとも統合できるようにする��画である。