表1　デザインノードごとの半導���攵��ξ�　出�Z：IC Insights

これまでのSICAS（世�c半導��キャパシティ統��）は、2011�Qに最後の発表があったが、それ以�T、半導���攵�の�ξ�に関する統��は発表されなくなった。�j(lu┛)�}ファウンドリがデータを提出しなくなったためだ。今�v、ICインサイツは世�cの半導���攵�をカバーしているようだ(�R)。発表したのは2012�Qの12月時点での統��データ。

表1は、デザインノード（最小�∨　砲瓦箸離ΕА璽��攵��ξ�を表しており、それぞれ40nm未満、40~60nm、60~80nm、80nm〜0.2μm、0.2〜0.4μm、0.4μm以�屬吠�けている。これらは200mm(8インチ)ウェーハに換�Qした数�C(j┤)であり、40nm未満プロセスのウェーハが����の27.3%と最も�Hい。これはNANDフラッシュなら20~10nm��、DRAMだと30~20nm��、高性�Ε廛蹈札奪気�ASIC/ASSP/FPGAでは32/28nmか22nmを含む。

次の21.8%を��める80nm~0.2μmでは、90nm、0.13μm、0.18μmの成�^したプロセスを含んでいる。40〜60nmプロセスでは、45nmや55nmが�Z型的であるが、18.8%を��める。0.4μm以�屬離廛蹈札垢眩T外に�Hく、�Y��ロジックやアナログだけではなく、高耐圧のパワーICなども含まれる。

�Qプロセスをメーカー順に並べたのが表2である。

表2　�Qプロセスノードの�j(lu┛)�}���]�v　出�Z：IC Insights

表2を見ると、微細化を推進している企業は、インテルを除き��てメモリメーカーとファウンドリである。��メモリのIDMで最小�∨�40nm~80nmプロセスを進めているのは、ルネサスだけになる。そしてインテルはこの�J(r┬n)囲には入っていない。逆にいえばインテルは微細化プロセスのデバイスしか�攵�していないことがわかる。80nm〜0.2μmではIDMではルネサス以外にSTマイクロが加わる。0.2μm以�屬砲覆襪非Hくの��メモリのIDMが加わる。すなわち、IDMが扱っているプロセスは微細化しないものだという裏��けになる。

�R）詳細はGlobal Wafer Capacity 2013（IC Insights発行）に掲載されている。